1.一种实现同步数字序列TU3/TU12/TU11混合低阶交叉的方法，共特征在于：

用2X258字节数据RAM存放数据，用2X90字节的RAM存放控制字。

2.按照权利要求1所述的实现同步数字序列TU3/TU12/TU11混合低阶交叉的方法，其特 征在于：控制矩阵RAM的地址安排是，用0-83 RAM地址来存放252个字节TU12/TU11的控 制字和后面252个字节TU3的控制字，前面6个字节TU3的控制字存放在RAM的84-89 地址。

3.按照权利要求2所述的实现同步数字序列TU3/TU12/TU11混合低阶交叉的方法，其特 征在于：利用构成交叉模块的每一个VC4产生3个所述控制矩阵RAM的读地址，分别对应 TU3、TU12和TU11，并根据不同的输出业务类型，选择一个地址作为控制矩阵RAM的 读地址，读出控制字。

4.一种实现同步数字序列TU3/TU12/TU11混合低阶交叉的系统结构，用于设计系统时钟 工作在155MHz和交叉容量为40G的专用集成电路，其特征在于：把8个VC4复用在一条8bit总线上，使用256个VC4总共32条总线；256X256 VC4 的交叉需要32个256X8VC4交叉模块，而每个输入VC4产生一个0-257的低阶数据RAM 写地址，每个输出VC4产生3个控制矩阵RAM读地址，分别对应TU3、TU12和TU11， 并根据不同的输出业务类型，选择一个地址作为控制矩阵RAM的读地址，读出控制字； 每个VC4有0-2和0-3两个计数器，该两计数器根据输出业务类型选择一个输出： TU12/TU3业务输出为0-3计数器，TU11业务输出为0-2计数器；根据控制字、输出业 务类型和计数器的选择输出，产生数据RAM的读地址。

5.按照权利要求4所述的实现同步数字序列TU3/TU12/TU11混合低阶交叉的系统结构， 其特征在于：确定控制矩阵RAM读地址的方法是，如果业务类型为TU12/TU3，计数器为0，控 制字即为数据RAM的读地址；计数器为1，控制字加63为数据RAM的读地址；计数器 为2，控制字加126为数据RAM的读地址；计数器为3，控制字加189为数据RAM的读 地址；如果业务类型为TU11，计数器为0，控制字即为数据RAM的读地址；计数器为1， 控制字加84为数据RAM的读地址；计数器为2，控制字加168为数据RAM的读地址。

6.按照权利要求4所述的实现同步数字序列TU3/TU1 2/TU11混合低阶交叉的系统结构， 其特征在于：业务类型选择以TUG3为单位，每个VC4需要3个时隙周期性的选择；地址和业 务选择信号的产生可以8个VC4先复用再产生，也可以先产生再复用。

7.按照权利要求4所述的实现同步数字序列TU3/TU12/TU11混合低阶交叉的系统结构， 其特征在于：业务类型选择以TUG2为单位，每个VC4以21个时隙周期性地选择。地址和业务 选择信号的产生可以8个VC4先复用再产生，也可以先产生再复用。