1.一种干扰噪声序列矩阵相关计算电路，其特征在于，包括：

噪声项计算单元，用于根据天线数据执行噪声项计算；

寄存器，用于存储所述噪声项计算单元计算得出的噪声项计算结果；

第一延时逻辑电路，用于在所述噪声项计算单元完成全部噪声项计算之前，控制所述寄存器将所述噪声项计算单元计算得出的噪声项计算结果发送至矩阵计算单元；

所述矩阵计算单元，用于利用所述噪声项计算结果计算干扰噪声序列矩阵的相关结果，所述矩阵计算单元包括：矩阵相关计算模块，用于根据所述噪声项计算结果执行矩阵相关计算，得到矩阵自相关结果和/或矩阵互相关结果；以及，矩阵累加计算模块，用于根据所述矩阵自相关结果和/或矩阵互相关结果执行矩阵累加计算，得到矩阵自相关累加结果和/或矩阵互相关累加结果；

所述干扰噪声序列矩阵相关计算电路还包括：第二延时逻辑电路，用于在所述矩阵相关计算模块完成全部矩阵相关计算之前，将所述矩阵自相关结果和/或矩阵互相关结果发送至所述矩阵累加计算模块。

2.根据权利要求1所述的干扰噪声序列矩阵相关计算电路，其特征在于，所述矩阵相关计算模块包括矩阵自相关计算子模块和矩阵互相关计算子模块，分别用于计算得到矩阵自相关结果和矩阵互相关结果，所述矩阵自相关计算子模块和矩阵互相关计算子模块采用分时复用的方式进行计算。

3.根据权利要求1所述的干扰噪声序列矩阵相关计算电路，其特征在于，还包括：流水控制逻辑单元，所述第一延时逻辑电路和所述第二延时逻辑电路集成于所述流水控制逻辑单元中；所述流水控制逻辑单元还包括流水计数器，所述流水计数器用于控制所述干扰噪声序列矩阵相关计算电路的启动。

4.根据权利要求1所述的干扰噪声序列矩阵相关计算电路，其特征在于，所述矩阵累加计算模块包括：矩阵自相关累加计算子模块和矩阵互相关累加计算子模块，分别用于计算得到矩阵自相关累加结果和矩阵互相关累加结果，所述矩阵自相关累加计算子模块和矩阵互相关累加计算子模块采用分时复用的方式进行计算。

5.根据权利要求1－4中任一所述的干扰噪声序列矩阵相关计算电路，其特征在于，所述噪声项计算单元包括：用于同步计算不同天线产生的天线数据的第一噪声项计算模块和第二噪声项计算模块。

6.根据权利要求1－4中任一项所述的干扰噪声序列矩阵相关计算电路，其特征在于，所述第一延时逻辑电路在所述噪声项计算单元完成全部噪声项计算之前，控制所述寄存器将所述噪声项计算单元计算得出的噪声项计算结果延时二个噪声项序列计算周期发送至所述矩阵计算单元；

所述第二延时逻辑电路在所述矩阵相关计算模块完成全部矩阵相关计算之前，将所述矩阵自相关结果和/或矩阵互相关结果延时五个噪声项序列计算周期发送至所述矩阵累加计算模块。

7.一种干扰噪声序列矩阵相关计算方法，其特征在于，包括：

根据获取到的天线数据执行噪声项计算；

在完成全部噪声项计算之前，开始利用所述噪声项计算结果执行矩阵相关计算，得到干扰噪声序列矩阵的相关结果；

所述利用所述噪声项计算结果执行矩阵相关计算，得到干扰噪声序列矩阵的相关结果包括：根据所述噪声项计算结果执行矩阵相关计算，得到矩阵自相关结果和/或矩阵互相关结果；

在完成全部矩阵相关计算之前，开始利用所述矩阵自相关结果和/或矩阵互相关结果执行矩阵累加计算，得到矩阵自相关累加结果和/或矩阵互相关累加结果。

8.根据权利要求7所述的干扰噪声序列矩阵相关计算方法，其特征在于，所述根据所述噪声项计算结果执行矩阵相关计算包括：根据所述噪声项计算结果进行矩阵自相关计算得到矩阵自相关结果；

根据所述噪声项计算结果进行矩阵互相关计算得到矩阵互相关结果；

所述根据所述噪声项计算结果进行矩阵自相关计算和所述根据所述噪声项计算结果进行矩阵互相关计算采用分时复用的方式进行。

9.根据权利要求7或8所述的干扰噪声序列矩阵相关计算方法，其特征在于，所述利用所述矩阵自相关结果和/或矩阵互相关结果执行矩阵累加计算包括：根据所述矩阵自相关结果进行矩阵自相关计算结果的累加，得到矩阵自相关累加结果；

根据所述矩阵互相关结果进行矩阵互相关计算结果的累加，得到矩阵互相关累加结果；

所述进行矩阵自相关计算结果的累加和进行矩阵互相关计算结果的累加采用分时复用的方式进行。

10.根据权利要求7或8所述的干扰噪声序列矩阵相关计算方法，其特征在于，所述根据获取到的天线数据执行噪声项计算包括：同步计算不同天线产生的天线数据。