1.一种用于ESD保护的低压触发SCR器件，包括P型衬底（7），P型衬底（7）上设置N阱（6），设有第一PMOS（20）、第二PMOS（30）和第三PMOS（40），在N阱（6）上设有第一N+注入区（1）和第一P+注入区（2），第一P+注入区（2）临近N阱（6）和P型衬底（7）的交界处，在P型衬底（7）上设有第二N+注入区（3）和第三P+注入区（4），第二N+注入区（3）临近N阱（6）和P型衬底（7）的交界处，第一P+注入区（2）接阳极，作为第三PMOS（40）的源，第二P+注入区（5）作为第三PMOS（40）的漏跨接在N阱（6）和P型衬底（7）之间,其特征在于：第一PMOS（20）栅接阳极，漏接阴极，源接N阱（6）的第一N+注入区（1），衬底接电路的Vdd；

第二PMOS（30）栅接阳极，漏接阴极，源接第三PMOS（40）的栅，衬底接电路的Vdd；

第二N+注入区（3）和第三P+注入区（4）均接阴极。