1.一种基于可逆逻辑的16比特进位选择加法器，其特征在于：该16比特进位选择加法器由四级4比特可逆进位选择加法器级联构成，其量子代价为436，进位输入Ci输入第一级4比特可逆进位选择加法器进位输入端，每一级4比特可逆进位选择加法器分别计算本级的4位结果S0-S3,S4-S7,S8-S11和S12-S15以及相对应的进位输出Co0,Co1,Co2，Co3，将前三级进位输出Co0,Co1，Co2分别输入下一级相应的进位输入端作为下一级4比特可逆进位选择加法器的进位输入，最后一级进位输出Co3作为16比特可逆进位选择加法器的进位输出，四个4比特可逆进位选择加法器的计算同步。

2.根据权利要求1所述的16比特进位选择加法器，其特征在于：所述4比特可逆进位选择加法器包括4个双派瑞斯可逆门，1个基于可逆逻辑的加‘1’运算模块，5个基于可逆逻辑的二选一多路复用器构成，量子代价为109，4个双派瑞斯可逆门级联构成一个4比特可逆链式加法器，4比特可逆链式加法器的运算结果及进位输出输入加“1”运算模块进行加1运算，加“1”运算模块的输出L0K0,L1K1,L2K2,L3K3及进位输出CLCK分别输入五个可逆二选一多路复用器的输入端，进位输入端信号Ci作为可逆二选一多路复用器的控制信号。

3.根据权利要求2所述的16比特进位选择加法器，其特征在于：每个双派瑞斯可逆门构成一个2比特可逆全加器。

4.根据权利要求2所述的16比特进位选择加法器，其特征在于：4比特可逆链式加法器进行进位输入为“0”加运算时的运算结果K0-K3及进位输出CK输入加“1”运算模块进行加“1”运算，得到进位输入为“1”的运算结果L0-L3，及进位输出CL。

5.根据权利要求6所述的16比特进位选择加法器，其特征在于：当Ci为“0”时，二选一多路复用器输出为K0-K3以及进位输出CK；当Ci为“1”时，二选一多路复用器的输出为L0-L3及进位输出CL。

6.根据权利要求2所述的16比特进位选择加法器，其特征在于：所述加‘1’运算模块采用4个相同的加模块依次级联构成，每个加模块包括2个托福利可逆门和2个斯诺特可逆门，由托福利可逆门和斯诺特可逆门相间隔级联构成。

7.根据权利要求2所述的16比特进位选择加法器，其特征在于：所述二选一多路复用器包括1个托福利可逆门、2个斯诺特可逆门，两个斯诺特可逆门相互级联，两个斯诺特可逆门的输出分别连接托福利可逆门的输入。