欢迎来到知嘟嘟! 联系电话:13095918853 卖家免费入驻,海量在线求购! 卖家免费入驻,海量在线求购!
知嘟嘟
我要发布
联系电话:13095918853
知嘟嘟经纪人
收藏
专利号: 2013101245514
申请人: 华为技术有限公司
专利类型:发明专利
专利状态:已下证
专利领域: 基本电子电路
更新日期:2024-01-25
缴费截止日期: 暂无
价格&联系人
年费信息
委托购买

摘要:

权利要求书:

1.一种实现软判决前向纠错FEC译码的方法,其特征在于,该方法应用于一种译码装置,所述译码装置包括数据接收端以及由多个逐级相连的译码器构成的译码器组,所述译码器组中的译码器拥有相同的译码控制逻辑,所述方法包括:所述数据接收端接收多个FEC帧,并将接收到的每个FEC帧分解为n个子帧,将分解得到的子帧按照译码周期依次发送给所述译码器组,所述n为正整数;

在第k个译码周期中,如果所述译码器组中的第一FEC译码器接收子帧后,所述第一FEC译码器中的子帧的达到n个,则所述第一FEC译码器将所述n个子帧组成待译码FEC帧,并对所述待译码FEC帧进行软判决FEC译码;如果所述第一FEC译码器接收子帧后,所述第一FEC译码器中的子帧的达到n+1个,则所述第一FEC译码器首先将所述第一FEC译码器中最先到达的子帧发送给与其相连的第二FEC译码器,然后将余下的n个子帧组成待译码FEC帧,并对所述待译码FEC帧进行软判决译码,其中,所述k为大于等于n的正整数,所述第一FEC译码器为所述译码器组中的任意译码器。

2.根据权利要求1所述的方法,其特征在于,所述在第k个译码周期中,如果所述译码器组中的第一FEC译码器接收子帧后,所述第一FEC译码器中的子帧的达到n个,则所述第一FEC译码器将所述n个子帧组成待译码FEC帧,并对所述待译码FEC帧进行软判决FEC译码;如果所述第一FEC译码器接收子帧后,所述第一FEC译码器中的子帧的达到n+1个,则所述第一FEC译码器首先将所述第一FEC译码器中最先到达的子帧发送给与其相连的第二FEC译码器,然后将余下的n个子帧组成待译码FEC帧,并对所述待译码FEC帧进行软判决译码,其中,所述k为大于等于n的正整数,包括:如果所述第一FEC译码器在第k个译码周期接收到一个子帧后,所述第一FEC译码器中的子帧达到n个,则所述第一FEC译码器对在所述第k个译码周期接收到的子帧进行输入数据位宽变换处理,确定所述子帧的软信息位数;将经过数据位宽变换的子帧和所述第一FEC译码器中已存的n-1个子帧级联成待译码FEC帧,将所述待译码FEC帧发送至校验节点更新模块进行校验处理得到校验节点信息,所述校验节点信息用于表征所述完整的FEC帧中各数据位的误差;根据所述校验节点信息对所述待译码FEC帧进行变量处理,对所述待译码FEC帧中的各数据位进行纠错以减少误差;

或者

如果所述第一FEC译码器在第k个译码周期接收到一个子帧后,所述第一FEC译码器中的子帧达到n+1个,则所述第一FEC译码器首先将所述第一FEC译码器中最先到达的子帧发送给与其相连的第二FEC译码器,然后对在所述第k个译码周期接收到的子帧进行输入数据位宽变换处理,确定所述子帧的软信息位数;将经过数据位宽变换的子帧和所述第一FEC译码器中剩余的n-1个子帧级联成待译码FEC帧,将所述待译码FEC帧发送至校验节点更新模块进行校验处理得到校验节点信息,所述校验节点信息用于表征所述完整的FEC帧中各数据位的误差;根据所述校验节点信息对所述待译码FEC帧进行变量处理,对所述待译码FEC帧中的各数据位进行纠错以减少误差。

3.根据权利要求2所述的方法,其特征在于,所述第一FEC译码器首先将所述第一FEC译码器中最先到达的子帧发送给与其相连的第二FEC译码器,包括:在所述对所述待译码FEC帧中的各数据位进行纠错以减少误差之后,在第k+1个译码周期,将组成所述待译码FEC帧的n个子帧中最先接收到的一个子帧进行输出数据位宽变换处理,将经过所述数据位宽变化处理的该子帧发送给与所述第一FEC译码器相连的第二FEC译码器。

4.根据权利要求1-3中任一项所述的方法,其特征在于,所述译码器组中的每个译码器互相串联进行迭代软判决FEC译码;

在每一个FEC译码器完成软判决FEC译码之后,还包括:

对当前的纠错性能进行统计。

5.根据权利要求1-4中任一项所述的方法,其特征在于,还包括:

从所述译码器组中末尾的译码器接收子帧,并将n个子帧整合为一个FEC帧。

6.一种实现软判决前向纠错FEC译码的装置,其特征在于,包括数据接收端和译码器组,其中:

所述数据接收机端用于接收多个FEC帧,并将接收到的每个FEC帧分解为n个子帧,将分解得到的子帧按照译码周期依次发送至给所述译码器组,所述n为正整数;

所述译码器组包括多个逐级相连的、并拥有相同的译码控制逻辑的译码器,所述译码控制逻辑包括:第k个译码周期中,如果在接收子帧后,所述译码器组中的第一FEC译码器中的子帧的达到n个,则所述第一FEC译码器将所述n个子帧组成待译码FEC帧,并对所述待译码FEC帧进行软判决FEC译码;如果在接收子帧后,所述第一FEC译码器中存储的子帧的达到n+1个,则所述第一FEC译码器将所述第FEC一译码器中最先到达的子帧发送给下一级的译码器,并且所述第一FEC译码器将余下的n个子帧组成待译码FEC帧,对所述待译码FEC帧进行软判决译码,其中,k为大于等于n的正整数,所述第FEC一译码器为所述译码器组中的任意译码器。

7.根据权利要求6所述的装置,其特征在于,所述第一FEC译码器包括:输入数据处理模块、变量节点更新模块和校验节点更新模块,其中:所述输入数据处理模块用于逐个接收子帧,对接收到的子帧进行输入数据位宽变换处理,确定所述子帧的软信息位数;

所述变量节点更新模块用于将经过所述输入数据处理模块处理的子帧和所述第一FEC译码器中已存的n-1个子帧级联成待译码FEC帧,将所述待译码FEC帧发送至所述校验节点更新模块;

所述校验节点更新模块用于从所述变量节点更新模块接收所述待译码FEC帧进行校验处理,得到校验节点信息,所述校验节点信息用于表征所述待译码FEC帧中各数据位的误差;

所述校验节点更新模块还用于根据所述校验节点信息对所述待译码FEC帧进行变量处理,对所述待译码FEC帧中的各数据位进行纠错以减少误差。

8.根据权利要求7所述的装置,其特征在于,所述第一FEC译码器中还包括输出数据处理模块,用于在所述变量节点更新模块对所述待译码FEC帧中的各数据位进行纠错以减少误差之后,在下一个译码周期将组成所述待译码FEC帧的n个子帧中最先接收到的一个子帧进行输出数据位宽变换处理,将经过所述数据位宽变化处理的该子帧发送给与所述第一FEC译码器相串联的第二FEC译码器。

9.根据权利要求6-8中任一项所述的装置,其特征在于,所述装置还包括性能统计模块,用于在每一级FEC译码器完成软判决FEC译码之后,对当前的纠错性能进行统计。

10.根据权利要求6-9中任一项所述的装置,其特征在于,所述装置还包括整合译码器,所述整合译码器与所述译码器组中末尾的译码器相接,用于从所述译码器组中接收子帧,并将n个子帧整合为一个FEC帧。