1.一种全数字3D集成电路硅通孔缺陷自动检测方法，其特征在于，采用如下电路对硅通孔缺陷进行短路检测或者断路检测：包括测试电路(1)及待测试TSV(2)，所述的测试电路(1)包括Lacth1锁存器和Lacth2锁存器，每个锁存器有两个输入端口、一个输出端口，输入端口分别为时钟端口和数据端口，Lacth1锁存器的时钟端口与Lacth2锁存器的时钟端口接频率相同、相位相反的时钟信号或者接频率相同的不交叠时钟的时钟信号，测试向量通过Lacth1锁存器的输入端口输入，Lacth1锁存器输出同时连接到待测试TSV(2)的A端子和Lacth2锁存器的数据端口，Lacth2锁存器的输出端即为检测电路的输出，待测试TSV(2)的B端子为模式设置端口，通过对B端子的电位进行接地或开路的设置，完成检测模式设置。

2.根据权利要求1所述的全数字3D集成电路硅通孔缺陷自动检测方法，其特征在于，所述的短路检测，具体按照以下步骤实施：将测试电路(1)的测试模式设置为短路模式：B端子开路，衬底接地；此模式下待测试TSV(2)的B端子设置为悬空，Si_Sub接地，将Data设置为高电平；Clk信号为高时，Lacth1锁存器传输数据，高电平信号传输至Lacth1锁存器的输出端C，此时Lacth2锁存器处于保存状态，C点的电平值对输出端子OUT没有影响；假设待测试TSV(2)不存在短路缺陷，则C点与地通过TSV的侧壁绝缘层隔开，C点的电位不受TSV影响，保持为高电平；时钟信号由高变低，输入锁存器Lacth1进入保持模式，此时输入信号对C点的电位没有影响；输出锁存器Lacth2进入传输模式，C点的高电平传输至输出端，读出数据OUT为高电平；若存在短路缺陷，待测试TSV(2)的A端子与衬底接通，C点的电位在Lacth1锁存器传输期间被拉低，而在输出级锁存器Lacth2工作在传出状态时，读出的输出数据OUT变成低电平。

3.根据权利要求1所述的全数字3D集成电路硅通孔缺陷自动检测方法，其特征在于，所述的断路检测，具体按照以下步骤实施：将测试电路(1)的测试模式设置为断路模式：B端子及衬底均接地，此模式下待测试TSV(2)的B端子和Si_Sub均接地，将Data设置为高电平；Clk信号为高时，Lacth1锁存器传输数据，高电平信号传输至Lacth1锁存器的输出端C，此时Lacth2锁存器处于保存状态，C点的电平值对输出端子OUT没有影响；假设待测试TSV(2)不存在断路缺陷，则C点通过A端子与TSV相连，TSV通过B端子与地相连，C点的电位被拉低；时钟信号由高变低，输入锁存器Lacth1进入保持模式，此时输入信号对C点的电位没有影响；输出锁存器Lacth2进入传输模式，C点的低电平传输至输出端，读出数据OUT为低电平；若存在断路缺陷，TSV的A端子与B端子之间呈现高阻断状态，在Lacth1锁存器传输期间C点的电位保持高电位，而在输出级锁存器Lacth2工作在传输状态时，读出的输出数据OUT为高电平。