1.一种基于可逆逻辑的4位阵列乘法器，其特征在于：由一个基于可逆逻辑的部分积产生模块与三个基于可逆逻辑的4位进位跳跃加法器分层级联而成，其量子代价为329；所述部分积产生模块的输入端用于输入两组4位二进制数a3a2a1a0和b3b2b1b0，该部分积产生模块的输出端依次输出有16个部分积P33P23P13P03、P32P22P12P02、P31P21P11P01、P30P20P10P00，其中P00作为最低位计算结果P0；将P30P20P10补充一个0后与P31P21P11P01分别对应送入第一进位跳跃加法器的A3A2A1A0和B3B2B1B0输入端，该第一进位跳跃加法器输出有Co4S3S2S1S0，第一进位跳跃加法器输出的Co4作为计算结果P1，第一进位跳跃加法器输出的S3S2S1S0和所述部分积产生模块输出的P32P22P12P02分别对应送入第二进位跳跃加法器的A3A2A1A0和B3B2B1B0输入端，该第二进位跳跃加法器也输出有Co4S3S2S1S0，第二进位跳跃加法器输出的Co4作为计算结果P2，第二进位跳跃加法器输出的S3S2S1S0和所述部分积产生模块输出的P33P23P13P03分别对应送入到第三进位跳跃加法器的A3A2A1A0和B3B2B1B0输入端，该第三进位跳跃加法器也输出有Co4S3S2S1S0，第三进位跳跃加法器输出的Co4作为计算结果P3，第三进位跳跃加法器输出的S3S2S1S0作为计算结果P7P6P5P4，依次排列P7P6P5P4P3P2P1P0即为a3a2a1a0和b3b2b1b0的乘法计算结果；

所述基于可逆逻辑的4位进位跳跃加法器由一个基于可逆逻辑的4位行波进位加法器、一个基于可逆逻辑的比较模块和一个基于可逆逻辑的二选一多路复用器组成，所述4位行波进位加法器由一个基于可逆逻辑的特殊二进制全加器和三个基于可逆逻辑的普通二进制全加器组成，所述特殊二进制全加器的A0、B0输入端、第一普通二进制全加器A1、B1输入端、第二普通二进制全加器A2、B2输入端和第三普通二进制全加器的A3、B3输入端依次对应作为进位跳跃加法器的A3A2A1A0和B3B2B1B0输入端，所述特殊二进制全加器的进位输出端连接第一普通二进制全加器的进位输入端，第一普通二进制全加器的进位输出端连接第二普通二进制全加器的进位输入端，第二普通二进制全加器的进位输出端连接第三普通二进制全加器的进位输入端，所述特殊二进制全加器的A0、B0输出端和三个普通二进制全加器的A3-A1、B3-B1输出端还依次对应连接所述比较模块的A3-A0、B3-B0输入端，所述比较模块的比较结果作为所述二选一多路复用器的选择控制信号，所述特殊二进制全加器的进位输入端输入0，该进位输入端还连接在二选一多路复用器的第一输入端上，第三普通二进制全加器的进位输出端连接二选一多路复用器的第二输入端，所述二选一多路复用器根据选择控制信号选择第一输入端或第二输入端的信号作为输出端的计算结果。

所述特殊的二进制全加器由4个斯诺特门与2个托福利门级联而成，量子代价为14；所述普通二进制全加器由3个斯诺特门与2个托福利门级联而成，量子代价为13。

2.根据权利要求1所述的基于可逆逻辑的4位阵列乘法器，其特征在于：所述基于可逆逻辑的部分积产生模块由16个托福利门分层级联而成，其量子代价为80。