1.一种基于SOI工艺的漏源区介质/PN结隔离前栅P-MOSFET射频开关超低损耗器件，其特征在于，包括P型半导体衬底（1）、埋氧化层（2）、N型沟道区（12）、前栅MOSFET的P型源区（3）、前栅MOSFET的P型漏区（11）、背栅MOSFET的P型漏区（13）、P型漏区隔离区（14）、背栅MOSFET的P型源区（16）、P型源区隔离区（15）、深沟槽隔离区（4-1、4-2）；埋氧化层（2）覆盖在P型半导体衬底（1）上，N型沟道区（12）设置在埋氧化层（2）上，深沟槽隔离区（4-1、4-2）设置在埋氧化层（2）上且环绕N型沟道区（12）、前栅MOSFET的P型源区（3）、背栅MOSFET的P型源区（16）、前栅MOSFET的P型漏区（11）、背栅MOSFET的P型漏区（13）和P型漏区隔离区（14）、P型源区隔离区（15）的四周;在紧靠N型沟道区（12）的一侧上下分别设置一个P型半导体区作为前栅MOSFET的P型源区（3）和背栅MOSFET的P型源区（16）；在紧靠N型沟道区（12）的另一侧上下分别设置一个P型半导体区作为前栅MOSFET的P型漏区（11）和背栅MOSFET的P型漏区（13）；在前栅MOSFET的P型漏区（11）和背栅MOSFET的P型漏区（13）之间设置P型漏区隔离区（14）；在前栅MOSFET的P型源区（3）和背栅MOSFET的P型源区（16）之间设置P型源区隔离区（15）；一薄层横向氧化层作为栅氧化层（9）设置在N型沟道区（12）上，覆盖前栅MOSFET的P型源区（3）顶部的局部、N型沟道区（12）的顶部全部、前栅MOSFET的P型漏区（11）顶部的局部；一多晶硅层作为MOS栅（8）设置在栅氧化层（9）之上; N型沟道区（12）与深沟槽隔离区（4-1、4-2）厚度相同；

在深沟槽隔离区（4-1）顶部全部、前栅MOSFET的P型源区（3）顶部一部分覆盖第一场氧化层（5-1）；在前栅MOSFET的P型源区（3）顶部一部分、栅氧化层（9）一侧面、MOS栅（8）一侧面、MOS栅（8）顶部一部分覆盖第二场氧化层（5-2）；在MOS栅（8）顶部一部分、MOS栅（8）一侧面、栅氧化层（9）一侧面、前栅MOSFET的P型漏区（11）顶部一部分覆盖第三场氧化层（5-3）；

在前栅MOSFET的P型漏区（11）顶部一部分、深沟槽隔离区（4-2）顶部全部覆盖第四场氧化层（5-4）；前栅MOSFET的P型源区（3）顶部的其余部分覆盖金属层作为源电极（6），源电极（6）覆盖部分第一场氧化层（5-1）的顶部、部分第二场氧化层（5-2）的顶部；MOS栅（8）顶部的其余部分覆盖金属层作为栅电极（7），栅电极（7）覆盖部分第二场氧化层（5-2）的顶部、部分第三场氧化层（5-3）的顶部；前栅MOSFET的P型漏区（11）顶部的其余部分覆盖金属层作为漏电极（10），漏电极（10）覆盖部分第三场氧化层（5-3）的顶部、部分第四场氧化层（5-4）的顶部。

2.一种基于SOI工艺的漏源区介质/PN结隔离前栅N-MOSFET射频开关超低损耗器件，其特征在于，包括P型半导体衬底（1）、埋氧化层（2）、P型沟道区（12-1）、前栅MOSFET的N型源区（3-1）、前栅MOSFET的N型漏区（11-1）、背栅MOSFET的N型漏区（13-1）、N型漏区隔离区（14-

1）;背栅MOSFET的N型源区（16-1）、N型源区隔离区（15-1）;深沟槽隔离区（4-1、4-2）；埋氧化层（2）覆盖在P型半导体衬底（1）上， P型沟道区（12-1）设置在埋氧化层（2）上，深沟槽隔离区（4-1、4-2）设置在埋氧化层（2）上且环绕P型沟道区（12-1）、前栅MOSFET的N型源区（3-1）、背栅MOSFET的N型源区（16-1）、前栅MOSFET的N型漏区（11-1）、背栅MOSFET的N型漏区（13-1）和N型漏区隔离区（14-1）、N型源区隔离区（15-1）的四周;在紧靠P型沟道区（12-1）的一侧上下分别设置一个N型半导体区作为前栅MOSFET的N型源区（3-1）和背栅MOSFET的N型源区（16-1）；在紧靠P型沟道区（12-1）的另一侧上下分别设置一个N型半导体区作为前栅MOSFET的N型漏区（11-1）和背栅MOSFET的N型漏区（13-1）；在前栅MOSFET的N型漏区（11-1）和背栅MOSFET的N型漏区（13-1）之间设置N型漏区隔离区（14-

1）；在前栅MOSFET的N型源区（3-1）和背栅MOSFET的N型源区（16-1）之间设置N型源区隔离区（15-1）；一薄层横向氧化层作为栅氧化层（9）设置在P型沟道区（12-1）上，覆盖前栅MOSFET的N型源区（3-1）顶部的局部、P型沟道区（12-1）的顶部全部、前栅MOSFET的N型漏区（11-1）顶部的局部；一多晶硅层作为MOS栅（8）设置在栅氧化层（9）之上；P型沟道区（12-1）与深沟槽隔离区（4-1、4-2）厚度相同；

在深沟槽隔离区（4-1）顶部全部、前栅MOSFET的N型源区（3-1）顶部一部分覆盖第一场氧化层（5-1）；在前栅MOSFET的N型源区（3-1）顶部一部分、栅氧化层（9）一侧面、MOS栅（8）一侧面、MOS栅（8）顶部一部分覆盖第二场氧化层（5-2）；在MOS栅（8）顶部一部分、MOS栅（8）一侧面、栅氧化层（9）一侧面、前栅MOSFET的N型漏区（11-1）顶部一部分覆盖第三场氧化层（5-

3）；在前栅MOSFET的N型漏区（11-1）顶部一部分、深沟槽隔离区（4-2）顶部全部覆盖第四场氧化层（5-4）；前栅MOSFET的N型源区（3-1）顶部的其余部分覆盖金属层作为源电极（6），源电极（6）覆盖部分第一场氧化层（5-1）的顶部、部分第二场氧化层（5-2）的顶部；MOS栅（8）顶部的其余部分覆盖金属层作为栅电极（7），栅电极（7）覆盖部分第二场氧化层（5-2）的顶部、部分第三场氧化层（5-3）的顶部；前栅MOSFET的N型漏区（11-1）顶部的其余部分覆盖金属层作为漏电极（10），漏电极（10）覆盖部分第三场氧化层（5-3）的顶部、部分第四场氧化层（5-

4）的顶部。