欢迎来到知嘟嘟! 联系电话:13095918853 卖家免费入驻,海量在线求购! 卖家免费入驻,海量在线求购!
知嘟嘟
我要发布
联系电话:13095918853
知嘟嘟经纪人
收藏
专利号: 2013107515714
申请人: 杭州电子科技大学
专利类型:发明专利
专利状态:已下证
专利领域: 基本电气元件
更新日期:2024-01-05
缴费截止日期: 暂无
价格&联系人
年费信息
委托购买

摘要:

权利要求书:

1.基于SOI工艺的漏区介质(PN结)隔离前栅P-MOSFET射频开关超低损耗器件,

其特征在于,包括P型半导体衬底(1)、埋氧化层(2)、N型沟道区(12)、P型源区(3)、前栅MOSFET的P型漏区(11)、背栅MOSFET的P型漏区(13)、P型漏区隔离区(14)和深沟槽隔离区(4-1、4-2);埋氧化层(2)覆盖在P型半导体衬底(1)上,N型沟道区(12)设置在埋氧化层(2)上,深沟槽隔离区(4-1、4-2)设置在埋氧化层(2)上且环绕N型沟道区(12)、P型源区(3)、前栅MOSFET的P型漏区(11)、背栅MOSFET的P型漏区(13)和P型漏区隔离区(14)的四周;

在紧靠N型沟道区(12)的一侧设置一个较重掺杂P型半导体区作为前栅和背栅

MOSFET共用的P型源区(3),结深较深;另一侧设置上、下两个较重掺杂P型半导体区分别作为前栅MOSFET的P型漏区(11)和背栅MOSFET的P型漏区(13),前栅MOSFET的P型漏区(11)和背栅MOSFET的P型漏区(13)的结深总和厚度小于N型沟道区(12)或者深沟槽隔离区(4-1、4-2)的厚度;在前栅MOSFET的P型漏区(11)和背栅MOSFET的P型漏区(13)之间设置一个介质区或者N型区从而形成P型漏区隔离区(14),所述P型漏区隔离区(14)对前栅P型漏区(11)和背栅P型漏区(13)的隔离;一薄层横向氧化层作为栅氧化层(9)设置在N型沟道区(12)上,覆盖P型源区(3)顶部的局部、N型沟道区(12)的顶部全部、前栅MOSFET的P型漏区(11)顶部的局部;一多晶硅层作为MOS栅(8)设置在栅氧化层(9)之上;

在深沟槽隔离区(4-1)顶部全部、P型源区(3)顶部一部分覆盖第一场氧化层(5-1);在P型源区(3)顶部一部分、栅氧化层(9)一侧面、MOS栅(8)一侧面、MOS栅(8)顶部一部分覆盖第二场氧化层(5-2);在MOS栅(8)顶部一部分、MOS栅(8)一侧面、栅氧化层(9)一侧面、前栅MOSFET的P型漏区(11)顶部一部分覆盖第三场氧化层(5-3);在前栅MOSFET的P型漏区(11)顶部一部分、深沟槽隔离区(4-2)顶部全部覆盖第四场氧化层(5-4);P型源区(3)顶部的其余部分覆盖金属层作为源电极(6),源电极(6)覆盖部分第一场氧化层(5-1)的顶部、部分第二场氧化层(5-2)的顶部;MOS栅(8)顶部的其余部分覆盖金属层作为栅电极(7),栅电极(7)覆盖部分第二场氧化层(5-2)的顶部、部分第三场氧化层(5-3)的顶部;

前栅MOSFET的P型漏区(11)顶部的其余部分覆盖金属层作为漏电极(10),漏电极(10)覆盖部分第三场氧化层(5-3)的顶部、部分第四场氧化层(5-4)的顶部。

2.基于SOI工艺的源区介质/PN结隔离前栅P-MOSFET射频开关超低损耗器件,其特征在于,包括P型半导体衬底(1)、埋氧化层(2)、N型沟道区(12)、P型漏区(11)、前栅MOSFET的P型源区(3-1)、背栅MOSFET的P型源区(13-1)、P型源区隔离区(14-1)和深沟槽隔离区(4-1、4-2);埋氧化层(2)覆盖在P型半导体衬底(1)上,N型沟道区(12)设置在埋氧化层(2)上,深沟槽隔离区(4-1、4-2)设置在埋氧化层(2)上且环绕N型沟道区(12)、P型漏区(11)、前栅MOSFET的P型源区(3-1)、背栅MOSFET的P型源区(13-1)和P型源区隔离区(14-1)的四周;

在紧靠N型沟道区(12)的一侧设置一个较重掺杂P型半导体区作为前栅和背栅

MOSFET共用的P型漏区(11),结深较深;另一侧设置上、下两个较重掺杂P型半导体区分别作为前栅MOSFET的P型源区(3-1)和背栅MOSFET的P型源区(13-1),前栅MOSFET的P型源区(3-1)和背栅MOSFET的P型源区(13-1)的结深总和厚度小于N型沟道区(12)或者深沟槽隔离区(4-1、4-2)的厚度;在前栅MOSFET的P型源区(3-1)和背栅MOSFET的P型源区(13-1)之间设置一个介质区或者N型区从而形成P型源区隔离区(14-1),所述P型源区隔离区(14-1)形成对前栅MOSFET的P型源区(3-1)和背栅MOSFET的P型源区(13-1)的隔离;一薄层横向氧化层作为栅氧化层(9)设置在N型沟道区(12)上,覆盖P型漏区(11)顶部的局部、N型沟道区(12)的顶部全部、前栅MOSFET的P型源区(3-1)顶部的局部;一多晶硅层作为MOS栅(8)设置在栅氧化层(9)之上;

在深沟槽隔离区(4-1)顶部全部、前栅MOSFET的P型源区(3-1)顶部一部分覆盖第一场氧化层(5-1);在前栅MOSFET的P型源区(3-1)顶部一部分、栅氧化层(9)一侧面、MOS栅(8)一侧面、MOS栅(8)顶部一部分覆盖第二场氧化层(5-2);在MOS栅(8)顶部一部分、MOS栅(8)一侧面、栅氧化层(9)一侧面、P型漏区(11)顶部一部分覆盖第三场氧化层(5-3);

在P型漏区(11)顶部一部分、深沟槽隔离区(4-2)顶部全部覆盖第四场氧化层(5-4);前栅MOSFET的P型源区(3-1)顶部的其余部分覆盖金属层作为源电极(6),源电极(6)覆盖部分第一场氧化层(5-1)的顶部、部分第二场氧化层(5-2)的顶部;MOS栅(8)顶部的其余部分覆盖金属层作为栅电极(7),栅电极(7)覆盖部分第二场氧化层(5-2)的顶部、部分第三场氧化层(5-3)的顶部;N型漏区(11)顶部的其余部分覆盖金属层作为漏电极(10),漏电极(10)覆盖部分第三场氧化层(5-3)的顶部、部分第四场氧化层(5-4)的顶部。