1.一种实现CPLD在线编程和离线编程的控制电路，应用于对配置于单板机上的CPLD进行编程的控制中，其特征在于：所述控制电路包括：单机板的CPU，通过输出四个通用输入输出GPIO信号至CPLD的JTAG接口，实现对CPLD的在线编程；

驱动电路，连接于所述单机板的CPU和所述CPLD之间，用于连通或阻断所述单机板的CPU和所述CPLD之间的加载通道以控制所述CPLD处于在线编程模式或离线编程模式；

连接器，通过连接加载电缆可将所述CPLD连接至控制所述CPLD离线编程的控制终端；

其中，所述加载电缆的第一引脚和第四引脚相连，形成短路。

2.根据权利要求1所述的实现CPLD在线编程和离线编程的控制电路，其特征在于：所述CPLD的JTAG接口包括：CPLD的JTAG时钟信号接口、CPLD的JTAG数据输入信号接口、CPLD的JTAG数据输出信号接口以及CPLD的JTAG的工作模式选择信号。

3.根据权利要求1所述的实现CPLD在线编程和离线编程的控制电路，其特征在于：所述驱动电路至少包括：驱动芯片和与所述驱动芯片的OE引脚相连的下拉电阻。

4.根据权利要求3所述的实现CPLD在线编程和离线编程的控制电路，其特征在于：所述连接器的引脚与所述加载电缆的引脚对应相连；所述连接器的第一引脚连接3.3V电源；

所述连接器的第四引脚与所述驱动芯片的OE引脚对应相连。

5.根据权利要求3所述的实现CPLD在线编程和离线编程的控制电路，其特征在于：在所述加载电缆与所述连接器相连时，所述加载电缆的第四引脚连接至所述连接器的第一引脚提供的3.3V电源，所述驱动芯片的OE引脚拉高，所述驱动芯片的信号输出端呈高阻态，所述单机板的CPU和所述CPLD之间的加载通道阻断。

6.根据权利要求3所述的实现CPLD在线编程和离线编程的控制电路，其特征在于：在所述加载电缆未与所述连接器相连时，所述驱动芯片的OE引脚通过所述下拉电阻拉低，所述单机板的CPU和所述CPLD之间的加载通道连通。

7.根据权利要求3所述的实现CPLD在线编程和离线编程的控制电路，其特征在于：所述下拉电阻的一端与所述OE引脚相连，另一端与所述驱动芯片的VCC引脚相连。

8.根据权利要求7所述的实现CPLD在线编程和离线编程的控制电路，其特征在于：所述下拉电阻和所述驱动芯片的VCC引脚之间还连接有并联连接的两个电容。

9.根据权利要求3或6或7或8所述的实现CPLD在线编程和离线编程的控制电路，其特征在于：所述下拉电阻的阻值为5kΩ～15kΩ。

10.一种实现CPLD在线编程和离线编程的控制方法，应用于对配置于单板机上的CPLD进行编程的控制中，其特征在于：所述控制方法包括：利用一个通过输出四个通用输入输出GPIO信号至CPLD的JTAG接口的单机板的CPU实现对CPLD的在线编程；

在所述单机板的CPU和所述CPLD之间设置一个用于连通或阻断所述单机板的CPU和所述CPLD之间的加载通道以控制所述CPLD处于在线编程模式或离线编程模式的驱动电路；

设置一个通过连接加载电缆可将所述CPLD连接至控制所述CPLD离线编程的控制终端的连接器，并将所述加载电缆的第一引脚和第四引脚相连，形成短路。