1.一种基于可逆逻辑的8421码的异步十进制计数器，其特征在于，该异步十进制计数器包括：第一可逆T触发器、第二可逆T触发器、第一可逆JK触发器、第二可逆JK触发器、FG门和TG门相级联形成异步十进制计数器。

2.根据权利要求1所述的异步十进制计数器，其特征在于，

所述第一可逆T触发器的第一输出端的输出十进制数的第零位Q0；

所述第一可逆T触发器的第二输出端 连接于所述FG门的第一输入端，所述FG门输出两路时钟信号分别输出给所述第一可逆JK触发器的时钟输入端和第二可逆JK触发器的时钟输入端，所述FG门的第二输入端连接于低电平。

3.根据权利要求1所述的异步十进制计数器，其特征在于，所述第一JK触发器的第一输出端Q1连接到TG门的第二输入端；所述第一JK触发器的第二输出端 连接于所述第二可逆T触发器的时钟信号输入端，所述TG门输出十进制数第一位Q1和十进制数的第二位Q2。

4.根据权利要求1所述的异步十进制计数器，其特征在于，所述TG门的第三输出端连接于所述第二可逆JK触发器的J端，所述第二可逆JK触发器的第一输出端输出十进制数的第三位Q3。

5.根据权利要求4所述的异步十进制计数器，其特征在于，所述第二可逆JK触发器的第二输出端 连接于所述第一可逆JK触发器的J端。

6.根据权利要求2-5中任意一项所述的异步十进制计数器，其特征在于，所述第一JK触发器的K端连接于高电平；所述第二JK触发器的K端连接于高电平。

7.根据权利要求1所述的异步十进制计数器，其特征在于，所述第一可逆JK触发器包括：

第一MFRG门、第二MFRG和F2G门，所述第一MFRG门的第二输入端为所述第一可逆JK触发器的J端；所述第一MFRG门的第三输入端为所述第一可逆JK触发器的K端；所述第一MFRG门的第一输出端连接于所述第二MFRG门的第三输入端；所述第一MFRG门的第二输出端连接于所述第二MFRG门的第二输入端；第二MFRG门的第一输入端为第一可逆JK触发器的时钟端；

第二MFRG门的第三输出端连接于所述F2G门的第一输入端；所述F2G门的第二输入端连接于低电平，所述F2G门的第三输入端连接于高电平，所述F2G门的第一输出端连接于所述第一MFRG门的第一输入端，所述F2G门的第二输出端和所述F2G门的第三输出端分别为所述第一可逆JK触发器的第一输出端Q和所述第一可逆JK触发器的第二输出端 。

8.根据权利要求1所述的异步十进制计数器，其特征在于，所述第一可逆T触发器的第一输入端为T端；所述第一可逆T触发器的第二输入端作为所述可逆T触发器的时钟端；所述第一可逆T触发器的第四输入端连接于低电平；所述第一可逆T触发器的第三输出端连接于所述第一可逆T触发器的第三输入端；所述第一可逆T触发器的第四输出端连接于所述FG门的第一输入端。

9.根据权利要求1所述的异步十进制计数器，其特征在于，所述第一可逆T触发器包括：

TFG门和FG门，所述TFG门的第三输出端连接于所述TFG门的第三输入端，所述TFG门的第四输出端连接于所述FG门的第一输入端。