1.一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，其包括具有内嵌PMOS结构的ESD电流触发路径和LDMOS-SCR结构的ESD电流泄放路径，以增强器件的ESD鲁棒性，提高维持电压，其特征在于：主要由P衬底(101)、N阱(102)、P阱(103)、第一P+注入区(104)、第二P+注入区(105)、第一N+注入区(106)、第三P+注入区(107)、第四P+注入区(108)、第二N+注入区(109)、第一场氧隔离区(110)、第二场氧隔离区(111)、第三场氧隔离区(112)、第四场氧隔离区(113)、第五场氧隔离区(114)和第一多晶硅栅(115)及其覆盖的第一薄栅氧化层(117)、第二多晶硅栅(116)及其覆盖的第二薄栅氧化层(118)构成；

在所述P衬底(101)的表面区域从左到右依次设有所述P阱(103)和所述N阱(102)，所述第一多晶硅栅(115)和所述第一薄栅氧化层(117)横跨在所述P阱(103)和所述N阱(102)的表面部分区域上；

所述P阱(103)的表面部分区域从左到右依次设有所述第一场氧隔离区(110)、所述第一P+注入区(104)、所述第二场氧隔离区(111)、所述第二P+注入区(105)、所述第三场氧隔离区(112)、所述第一N+注入区(106)，所述第一场氧隔离区(110)的左侧与所述P阱(103)的左侧边缘相连，所述第一P+注入区(104)的左侧与所述第一场氧隔离区(110)的右侧相连，所述第一P+注入区(104)的右侧与所述第二场氧隔离区(111)的左侧相连，所述第二P+注入区(105)的左侧与所述第二场氧隔离区(111)的右侧相连，所述第二P+注入区(105)的右侧与所述第三场氧隔离区(112)的左侧相连，所述第一N+注入区(106)的左侧与所述第三场氧隔离区(112)的右侧相连，所述第一N+注入区(106)的右侧与所述第一薄栅氧化层(117)的左侧相连，所述第四场氧隔离区(113)的左侧与所述第一薄栅氧化层(117)的右侧相连，所述第一多晶硅栅(115)部分覆盖在所述第一薄栅氧化层(117)和部分所述第四场氧隔离区(113)的表面；

在所述N阱(102)的表面区域从左到右依次设有所述第四场氧隔离区(113)、所述第三P+注入区(107)、所述第二多晶硅栅(116)、所述第二薄栅氧化层(118)、所述第四P+注入区(108)、所述第二N+注入区(109)、所述第五场氧隔离区(114)，所述第三P+注入区(107)的左侧与所述第四场氧隔离区(113)的右侧相连，所述第三P+注入区(107)的右侧与所述薄栅氧化层(118)的左侧相连，所述第四P+注入区(108)的左侧与所述第二薄栅氧化层(118)的右侧相连，所述第二多晶硅栅(116)覆盖在所述第二薄栅氧化层(118)的表面，所述第四P+注入区(108)的右侧与所述第二N+注入区(109)的左侧相连，所述第二N+注入区(109)的右侧与所述第五场氧隔离区(114)的左侧相连，第五场氧隔离区(114)的右侧与所述N阱(102)的右侧边缘相连；

所述第一P+注入区(104)与第一金属1(119)相连接，所述第二P+注入区(105)与第二金属1(120)相连接，所述第一N+注入区(106)与第三金属1(121)相连接，所述第一多晶硅栅(115)与第四金属1(122)相连接，所述第三P+注入区(107)与第五金属1(123)相连接，所述第二多晶硅栅(116)与第六金属1(125)相连，所述第四P+注入区(108)与第七金属1(126)相连，所述第二N+注入区(109)与第八金属1(127)相连，所述第一金属1(119)与所述第五金属

1(123)分别与第九金属1(124)相连，所述第二金属1(120)、所述第三金属1(121)、所述第四金属1(122)均与第一金属2(128)相连，并从所述第一金属2(128)引出一电极(129)，用作器件的金属阴极，所述第六金属1(125)、所述第七金属1(126)、所述第八金属1(127)分别与第二金属2(130)相连，并从所述第二金属2(130)引出一电极(131)，用作器件的金属阳极。

2.如权利要求1所述的一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，其特征在于：由所述第四P+注入区(108)、所述N阱(102)、所述第三P+注入区(107)、所述第二多晶硅栅(116)、所述第二薄栅氧化层(118)、所述第一P+注入区(104)、所述P阱(103)、所述第一多晶硅栅(115)、所述第一薄栅氧化层(117)、所述第二P+注入区(105)和所述第一N+注入区(106)形成的PMOS触发LDMOS结构，一方面，通过PMOS串接寄生P阱电阻，提高器件的维持电压，另一方面，通过改变所述第一P+注入区(104)与所述第二P+注入区(105)之间的间距，以调节器件的维持电压，此外，还能通过改变所述第二多晶硅栅(116)和所述第二薄栅氧化层(118)的横向长度，以调节器件的触发电压，实现不同电源域的ESD保护。

3.如权利要求1所述的一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，其特征在于：所述第四P+注入区(108)、所述第二N+注入区(109)、所述N阱(102)、所述P阱(103)、所述第一N+注入区(106)构成的一条寄生PNPN结构，一方面，在ESD脉冲作用下，所述PNPN结构具有泄放ESD大电流的作用，另一方面，所述第四P+注入区(108)能降低所述PNPN结构在ESD脉冲作用下的空穴发射率，以提高器件的维持电压。