1.一种自跟踪90°移相器，其特征在于，包括依次相连接的信号调理电路（1）、数字锁相倍频电路（2）和低通滤波电路（3）；

所述的信号调理电路（1）包括第一芯片（U1）、第二芯片（U2）和第三芯片（U3）；第一芯片（U1）和第二芯片（U2）采用可调增益放大器AD603，第三芯片（U3）采用电压比较器MAX903；第一芯片（U1）的第3脚和第一电阻（R1）的一端接信号输入端，第一芯片（U1）的第2脚、第4脚和第一电阻（R1）的另一端接地，第一芯片（U1）的第6脚和第8脚分别接模拟‑5V电源和模拟+5V电源，第一芯片（U1）的第1脚分别接外部电压增益控制的正输入端和第二电容（C2）的一端，第二电容（C2）另一端接地，第一芯片（U1）的第5脚和第7脚均接第一电容（C1）的一端，第一电容（C1）的另一端接第二芯片（U2）的第3脚；第二芯片（U2）的第2脚和第4脚接地，第二芯片（U2）的第8脚和第6脚分别接模拟+5V电源和模拟‑5V电源，第二芯片（U2）的第5脚和第7脚均接第三芯片（U3）的第2脚，第二芯片（U2）的第1脚分别接外部电压增益控制的正输入端和第三电容（C3）的一端，第三电容（C3）的另一端和第三芯片（U3）的第3脚接地；第三芯片（U3）的第1脚和第8脚分别接模拟+5V电源和数字+5V电源，第三芯片（U3）的第4脚接模拟‑5V电源，第三芯片（U3）的第6脚接地，第三芯片（U3）的第7脚接数字锁相倍频电路（2）；

所述的数字锁相倍频电路（2）包括第四芯片（U4）、第五芯片（U5）、第六芯片（U6）、第七芯片（U7）和第八芯片（U8）；第四芯片（U4）采用数字锁相环74LS297，第五芯片（U5）和第六芯片（U6）采用十进制计数器74LS192，第七芯片（U7）采用非门74LS04，第八芯片（U8）采用双D触发器74LS74；第四芯片（U4）的第16脚和第四电容（C4）的一端均接模拟+5V电源，第四电容（C4）另一端和第四芯片（U4）的第8脚接地，第四芯片（U4）的第6脚和第11脚相接，第四芯片（U4）的第4脚和第5脚均接外部时钟，第四芯片（U4）的第9脚接第三芯片（U3）的第7脚，第四芯片（U4）的第7脚分别与第五芯片（U5）的第5脚和第八芯片（U8）的第11脚相连，第四芯片（U4）的第10脚接第八芯片（U8）的第5脚；第四芯片（U4）的第1脚、第2脚、第14脚和第15脚均接外部控制端，第五芯片（U5）的第16脚和第五电容（C5）的一端接数字+5V电源，第五电容（C5）的另一端接地，第五芯片（U5）的第4脚和第11脚均接数字+5V电源，第五芯片（U5）的第8脚接地，第五芯片（U5）的第12脚接第七芯片（U7）的第13脚；第七芯片（U7）的第14脚和第六电容C6的一端均接数字+5V电源，第六电容（C6）的另一端和第七芯片（U7）的第7脚接地，第七芯片（U7）的第5脚接第六芯片（U6）的第12脚，第七芯片（U7）的第6脚接第八芯片（U8）的第

3脚，第七芯片（U7）的第12脚接第六芯片（U6）的第5脚；第六芯片（U6）的第8脚接地，第六芯片（U6）的第4脚、第11脚、第16脚和第七电容（C7）的一端接数字+5V电源，第七电容（C7）另一端接地；第八芯片（U8）的第2脚和第6脚相接，第八芯片（U8）的第7脚接地，第八芯片（U8）的第8脚和第12脚相接，第八芯片（U8）的第1脚、第4脚、第14脚和第八电容（C8）的一端接数字+

5V电源，第八电容（C8）的另一端接地，第八芯片（U8）的第9脚接低通滤波电路（3）；

所述的低通滤波电路（3）包括第九芯片（U9），第九芯片（U9）采用MAX296开关电容滤波器，第九芯片（U9）的第1脚接第八芯片（U8）的第9脚，第九芯片（U9）的第3脚和第4脚相接，第九芯片（U9）的第6脚接地，第九芯片（U9）的第2脚、第十电容（C10）的负极和第九电容（C9）的一端均接模拟‑5V电源，第十电容（C10）的正极和第九电容（C9）的另一端接地，第九芯片（U9）的第7脚、第十一电容（C11）的一端和第十二电容（C12）的正极均接数字+5V电源，第十一电容（C11）的另一端和第十二电容（C12）的负极接地，第十电容（C10）和第十二电容（C12）为电解电容；第九芯片（U9）的第8脚接信号输入端，第九芯片（U9）的第5脚为信号输出端；

信号调理电路（1）将输入的正弦信号在较宽频率和幅值范围内放大，并整形成方波；数字锁相倍频电路（2）将整形后的方波利用跟踪锁相技术进行倍频，倍频系数为100；低通滤波电路（3）以数字锁相倍频电路（2）输出的信号为时钟，对输入信号进行低通滤波，通过设置滤波器的截止频率，利用开关电容滤波器MAX296的相频特性，实现对输入信号的90°跟踪移相。