1.一种瞬态电压抑制器，其特征在于：所述瞬态电压抑制器包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P阱、形成于所述P阱上间隔设置的第一沟槽与第二沟槽、形成于所述第一沟槽与所述第二沟槽内的N型掺杂区域及N型多晶硅、形成于所述第一沟槽中的N型多晶硅上的第一输入电极、形成于所述第二沟槽中的N型多晶硅上的第二输入电极、及形成于所述第一沟槽与所述第二沟槽之间的P阱上的输出电极，所述P阱与第一沟槽中的N型掺杂区域及所述N型多晶硅构成第一齐纳二极管，所述P阱与第二沟槽中的N型掺杂区域及所述N型多晶硅构成第二齐纳二极管。

2.如权利要求1所述的瞬态电压抑制器，其特征在于：所述N型掺杂区域均匀形成于所述第一沟槽与所述第二沟槽表面，所述第一沟槽中的所述N型掺杂区域夹于所述第一沟槽与其内的所述N型多晶硅之间，所述第二沟槽中的所述N型掺杂区域夹于所述第二沟槽与其内的所述N型多晶硅之间。

3.如权利要求1所述的瞬态电压抑制器，其特征在于：所述第一沟槽与所述第二沟槽的尺寸相同。

4.如权利要求1所述的瞬态电压抑制器，其特征在于：所述P阱远离所述N型衬底的顶面、所述N型掺杂区域远离所述N型衬底的顶面、及所述N型多晶硅远离所述N型衬底的顶面平齐。

5.如权利要求1所述的瞬态电压抑制器，其特征在于：所述第一输入电极、所述第二输入电极及所述输出电极的厚度均相等。

6.一种瞬态电压抑制器的制作方法，其包括如下步骤：

提供N型衬底，在所述N型衬底上形成N型外延层，在所述N型外延层表面制备氧化层，对所述氧化层进行第一次光刻，干法刻蚀形成两个注入窗口；

在所述两个注入窗口对应的所述N型外延层进行至少三次不同能量的P型离子注入；

进行高温退火，所述两个注入窗口注入的P型离子扩散形成P阱；

使用所述氧化层作为掩膜，利用所述两个注入窗口进行干法刻蚀，形成位于所述P阱中的第一沟槽与第二沟槽，所述第一沟槽与所述第二沟槽的底部距所述P阱的底部具有预定距离；

进行N型热扩散，使得所述第一沟槽与所述第二沟槽表面形成N型掺杂区域；

去除所述氧化层；

在所述第一沟槽与所述第二沟槽中且所述N型掺杂区域表面形成N型多晶硅；及在所述第一沟槽的N型多晶硅上形成第一输入电极，在所述第二沟槽的N型多晶硅上形成第二输入电极，在所述第一沟槽与所述第二沟槽之间的P阱上形成输出电极，其中，所述P阱与第一沟槽中的N型掺杂区域及所述N型多晶硅构成第一齐纳二极管，所述P阱与第二沟槽中的N型掺杂区域及所述N型多晶硅构成第二齐纳二极管。

7.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述三次P型离子注入的能量逐渐增大。

8.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述去除所述氧化层的步骤包括进行湿法刻蚀去除所述氧化层。

9.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述方法还包括：在所述N型外延层、所述P阱、所述N型掺杂区域上形成N型多晶硅层，进行干法刻蚀去除所述N型外延层、所述P阱、所述N型掺杂区域表面的部分N型多晶硅，所述第一沟槽与所述第二沟槽中的N型多晶硅保留从而形成所述N型多晶硅。

10.如权利要求6所述的瞬态电压抑制器的制作方法，其特征在于：所述方法还包括：在所述N型外延层、所述P阱、所述N型掺杂区域及所述N型多晶硅表面制备金属层，对所述金属层进行第二次光刻，干法或湿法刻蚀及快速热退火，形成所述第一输入电极、第二输入电极及输出电极。