1.一种大功率LED光衰补偿集成电路，其特征在于：包括时序发生单元、光电探测单元、电流提取积分单元、电压采样单元、参考电压选择单元、电压比较单元、波形整形单元和基准选择单元；

所述光电探测单元与所述电流提取单元连接，所述电流提取单元设有偏置电压端；所述时序发生单元分别与所述电流提取积分单元、电压采样单元和参考电压选择单元连接，所述时序发生单元设有时钟信号端和复位信号端；所述电流积分单元与所述电压采样单元连接，所述电压采样单元通过外接电容接地；所述电压采样单元、参考电压选择单元均与所述电压比较单元连接，所述参考电压选择单元设有两个偏置电压端；所述电压比较单元与所述波形整形单元连接，所述波形整形单元与所述基准选择单元连接，所述基准选择单元设置复位信号端、输出端和两个基准电压端。

2.如权利要求1所述的大功率LED光衰补偿集成电路，其特征在于：所述时序发生单元中，第一输入端外接时钟信号CLK，第二输入端外接复位信号RST，第一输出端与电流提取积分单元的第三输入端相连，第二输出端与电压采样单元的第二输入端相连，第三输出端与参考电压选择单元的第三输入端相连；

所述时序发生单元由循环移位寄存器和或门组成；所述循环移位寄存器有三个输出接口Q0、Q1、Q2，一个置位接口LD，三个置位数据输入接口D0、D1、D2，一个移位数据输入接口DI以及一个时钟信号输入接口CP，所述置位数据输入接口D0接电源Vdd，置位数据输入接口D1、D2均接地，移位数据输入接口DI与输出接口Q2短接，并作为时序发生单元的第三输出端，时钟信号输入接口CP作为时序发生单元的第一输入端，输出接口Q0与所述或门的输入端B相连，并作为时序发生单元的第一输出端，输出接口Q1与所述或门的输入端A相连，置位接口LD作为时序发生单元的第二输入端，所述或门的输出端Y作为时序发生单元的第二输出端。

3.如权利要求1或2所述的大功率LED光衰补偿集成电路，其特征在于：所述光电探测单元中，输出端与电流提取积分单元的第一输入端相连；

光电探测单元由深浅两个PN结D1、D2组成；所述浅PN结D1的阳极接地，阴极与所述PN结D2的阴极相连，并作为光电探测单元的输出端，所述PN结D2的阳极接地。

4.如权利要求1或2所述的大功率LED光衰补偿集成电路，其特征在于：所述电流提取积分单元中，第一输入端与光电探测单元的输出端相连，第二输入端接偏置电压，第三输入端与时序发生单元的第一输出端相连，输出端与电压采样单元的第一输入端相连；

所述电流提取积分单元由运算放大器A、电容C1、NMOS管N1组成；所述运算放大器A的同相输入端与所述NMOS管N1漏极相连，并与所述电容C1的一端相连，作为电流提取积分单元的第一输入端，所述运算放大器的反向输入端接第一偏置电压，并作为电流提取积分单元的第二输入端，所述运算放大器的输出端与所述NMOS管N1源极相连，并与所述电容C1的另一端相连，作为电流提取积分单元的输出端，所述NMOS管N1栅极作为电流提取积分单元的第三输入端。

5.如权利要求1或2所述的大功率LED光衰补偿集成电路，其特征在于：所述电压采样单元中，第一输入端与电流积分提取单元的输出端相连，第二输入端与时序发生单元的第二输出端相连，输出端外接电容C2后接地，并与电压比较单元的第三输入端相连；

所述电压采样单元由PMOS管P1、P2和NMOS管N2、N3组成；所述NMOS管N2栅极与所述PMOS管P2栅极和所述NMOS管N3栅极相连，并作为电压采样单元的第二输入端，所述PMOS管P1源极与所述NMOS管N2漏极相连，并作为电压采样单元的第一输入端，所述PMOS管P1漏极与所述NMOS管N2源极相连，并作为电压采样单元的输出端，所述PMOS管P1栅极与所述PMOS管P2漏极和所述NMOS管N3漏极相连，所述PMOS管P2源极接电源VDD，所述NMOS管N3源极接地。

6.如权利要求1或2所述的大功率LED光衰补偿集成电路，其特征在于：所述参考电压选择单元中，第一输入端外接第一偏置电压，第二输入端接第二偏置电压，第三输入端与时序发生单元的第三输出端相连，输出端与电压比较单元的第一输入端相连；

所述参考电压选择单元由PMOS管P3、P4、P5和NMOS管N4、N5、N6组成；所述PMOS管P3栅极与所述PMOS管P5栅极和所述NMOS管N5、N6栅极相连，并作为参考电压选择单元的第三输入端，所述PMOS管P3源极与所述NMOS管N4漏极相连，并作为参考电压选择单元的第一输入单元，所述PMOS管P3漏极与所述NMOS管N4源极相连，并作为参考电压选择单元的输出端，所述NMOS管N4栅极与所述PMOS管P4栅极相连，所述PMOS管P4源极与所述NMOS管N5漏极相连，并作为参考电压选择单元的第二输入端，所述PMOS管P4漏极与所述NMOS管N5源极相连，并连接至输出端，所述PMOS管P5源极接电源VDD，所述PMOS管P5漏极与所述NMOS管N6漏极相连，所述NMOS管N6源极接地。

7.如权利要求1或2所述的大功率LED光衰补偿集成电路，其特征在于：所述电压比较单元中，第一输入端与参考电压选择单元输出端5b相连，第二输入端接偏置电流，第三输入端与电压采样单元的输出端相连，输出端与波形整形单元的输入端相连；

所述电压比较单元由PMOS管P6、P7、P8、P9、P10和NMOS管N7、N8、N9、N10、N11组成；所述PMOS管P6源极接电源VDD，栅漏短接，并作为电压比较单元的第二输入端，所述PMOS管P7源极接电源VDD，栅极与所述PMOS管P6、P10栅极相连，所述PMOS管P7漏极与所述PMOS管P8源极和所述PMOS管P9源极相连，所述PMOS管P8栅极作为电压比较单元的第三输入端，所述NMOS管N7栅漏短接，漏极与所述PMOS管P8漏极相连，所述NMOS管N7栅极与所述NMOS管N8栅极相连，所述NMOS管N9栅漏短接，漏极与所述NMOS管N7源极相连，所述NMOS管N9源极接地，所述NMOS管N10源极接地，栅极与所述NMOS管N9栅极相连，漏极与所述NMOS管N8源极相连，所述NMOS管N8漏极与所述PMOS管P9漏极和所述NMOS管N11栅极相连，所述PMOS管P9栅极作为电压比较单元的第一输入端，所述PMOS管P10源极接电源VDD，漏极与所述NMOS管N11漏极相连，并作为电压比较单元的输出端，所述NMOS管N11源极接地。

8.如权利要求1或2所述的大功率LED光衰补偿集成电路，其特征在于：所述波形整形单元中，输入端与电压比较单元的输出端相连，输出端与基准选择单元第一输入端相连；

所述波形整形单元由PMOS管P11、P12和NMOS管N12、N13组成；所述PMOS管P11源极接电源VDD，栅极与所述NMOS管N12栅极相连，并作为波形整形单元的输入端，所述PMOS管P11漏极与所述NMOS管N12漏极相连，所述NMOS管N12源极接地，所述PMOS管P12源极接电源VDD，栅极与所述NMOS管N13栅极和所述PMOS管P11漏极相连，所述PMOS管P12漏极与所述NMOS管N13漏极相连，并作为波形整形单元的输出端，所述NMOS管N13源极接地。

9.如权利要求1或2所述的大功率LED光衰补偿集成电路，其特征在于：所述基准选择单元中，第一输入端与波形整形单元的输出端相连，第二输入端外接复位信号，第三输入端外接基准电压Vref1，第四输入端外接基准电压Vref2，输出端为Vout；

所述基准选择单元由计数器、PMOS管P13、P14、P15和NMOS管N14、N15、N16组成；所述计数器有一个复位接口rst，一个置位接口LD，一个时钟触发接口clk，两个置位数据输入接口D0、D1，以及一个进位信号输出接口co，复位接口rst作为基准选择单元的第二输入端，置位接口LD与所述PMOS管P13漏极相连，时钟触发接口clk作为基准选择单元的第一输入端，置位数据输入接口D0、D1均接至电源VDD，进位信号输出接口co与所述PMOS管P13栅极和所述NMOS管N14栅极相连，所述PMOS管P13漏极与所述NMOS管N14漏极相连，所述PMOS管P13源极接电源VDD，所述NMOS管N14源极接地，所述PMOS管P14源极与所述NMOS管N15漏极相连，并作为基准选择单元的第三输入端，所述NMOS管N15源极与所述PMOS管P14漏极相连，并作为基准选择单元的输出端Vout，所述PMOS管P14栅极与所述PMOS管P13漏极相连，所述NMOS管N15栅极与所述PMOS管P15栅极和所述NMOS管N14栅极相连，所述PMOS管P15源极与所述NMOS管N16漏极相连，并作为基准选择单元8的第四输入端84a，所述PMOS管P15漏极与所述NMOS管N16源极相连，并连接到基准选择单元的输出端Vout，所述NMOS管N16栅极与所述PMOS管P14栅极相连。