1.一种用于校正带隙基准电压源的修调电路，所述修调电路包括寄存器、4‑16线译码器、NMOS管MC1～MC16和电阻R0～R16；电阻R0的第一端子为修调电路的第四端子Vbottom，电阻R0的第二端子与电阻R1的第一端子相互连接，电阻R1的第二端子、NMOS管MC1的源极与电阻R2的第一端子相互连接，电阻R2的第二端子、NMOS管MC2的源极与电阻R3的第一端子相互连接，电阻R3的第二端子、NMOS管MC3的源极与电阻R4的第一端子相互连接，电阻R4的第二端子、NMOS管MC4的源极与电阻R5的第一端子相互连接，电阻R5的第二端子、NMOS管MC5的源极与电阻R6的第一端子相互连接，电阻R6的第二端子、NMOS管MC6的源极与电阻R7的第一端子相互连接，电阻R7的第二端子、NMOS管MC7的源极与电阻R8的第一端子相互连接，电阻R8的第二端子、NMOS管MC8的源极与电阻R9的第一端子相互连接成为修调电路的第三端子V1.2；电阻R9的第二端子、NMOS管MC9的源极与电阻R10的第一端子相互连接，电阻R10的第二端子、NMOS管MC10的源极与电阻R11的第一端子相互连接，电阻R11的第二端子、NMOS管MC11的源极与电阻R12的第一端子相互连接，电阻R12的第二端子、NMOS管MC12的源极与电阻R13的第一端子相互连接，电阻R13的第二端子、NMOS管MC13的源极与电阻R14的第一端子相互连接，电阻R14的第二端子、NMOS管MC14的源极与电阻R15的第一端子相互连接，电阻R15的第二端子、NMOS管MC15的源极与电阻R16的第一端子相互连接，电阻R16的第二端子、NMOS管MC16的源极相互连接成为修调电路的第二端子Vtop；NMOS管MC1～MC16的漏极相互连接成为修调电路的第一端子Vf；所述4‑16线译码器的4个输入端与所述寄存器控制的4个校正信号输出端顺序相连；所述4‑16线译码器的16个输出端依序号分别与NMOS管MC1～MC16的栅极相互连接。

2.一种用于带隙基准电压源的高精度校正电路，所述校正电路包括运算放大器A1、电容C1、PMOS管M1和权利要求1所述的修调电路；运算放大器A1的反相输入端接带隙基准源产生的基准电压VBG，运算放大器A1的同相输入端与修调电路的第一端子Vf相互连接，运算放大器A1的输出端与电容C1的第一端子及PMOS管M1的栅极相互连接，PMOS管M1的源极接电源VDD，PMOS管M1的漏极与电容C1的第二端子及修调电路第二端子Vtop相互连接，修调电路第三端子V1.2为校正后的输出电压，修调电路第四端子Vbottom接地GND。