1.一种时间信息同步系统，其特征在于，包括：依次连接的上位机、中频卡和多个信号源，所述中频卡包括：FPGA芯片，多个ADC子板和时间源编码模块；所述FPGA芯片包括：时间解码缓存模块、多个数据融合模块、多个FIFO存储器和PCI‑E控制器；

每个信号源用于将一个输出端输出的模拟信号发送至一个ADC子板，经该ADC子板转化为数字信号发送至一个数据融合模块，同时将另一个输出端输出的对应于所述数字信号的触发信号发送至该数据融合模块；

所述时间源编码模块用于从GPS卫星实时获取时间信息，根据预设的LVDS串行协议将接收到的所述时间信息串化为LVDS信号发送至所述时间解码缓存模块；

所述时间解码缓存模块用于接收所述LVDS信号，并将所述LVDS信号解串为时间戳信息；

每个数据融合模块用于在每路触发信号的驱动下，根据所述上位机经所述PCI‑E控制器下发的配置信息，将每路触发信号对应的数字信号和所述时间戳信息打包发送至一个FIFO存储器缓存，经该FIFO存储器发送至所述PCI‑E控制器；

所述PCI‑E控制器用于根据每个FIFO存储器的剩余数据量对接收到的数据包进行调度并上传至所述上位机；

每个ADC子板包括：互相连接的ADC模块和锁相环电路，每个ADC模块通过FMC接口连接一个数据融合模块。

2.根据权利要求1所述的一种时间信息同步系统，其特征在于，所述时间源编码模块包括：互相连接的GPS模块和时间编码模块，所述时间编码模块通过LVDS接口连接所述时间解码缓存模块。

3.根据权利要求1所述的一种时间信息同步系统，其特征在于，所述PCI‑E控制器包括：依次连接的数据调度模块、DMA控制器和发送引擎，所述多个FIFO存储器连接所述数据调度模块，所述发送引擎通过PCI‑E X8总线连接所述上位机。

4.根据权利要求3所述的一种时间信息同步系统，其特征在于，每个信号源的一个输出端通过第一SMA连接器连接一个ADC子板，该ADC子板连接一个数据融合模块，该信号源的另一个输出端通过第二SMA连接器连接该数据融合模块。

5.根据权利要求1所述的一种时间信息同步系统，其特征在于，所述中频卡还包括：多个DDR3控制器，每个DDR3控制器用于根据自身连接的FIFO存储器的剩余数据量和所述PCI‑E控制器中的PCI‑E数据池的数据量动态控制所述FIFO存储器的输入输出。

6.根据权利要求5所述的一种时间信息同步系统，其特征在于，所述中频卡还包括：电源管理器，所述电源管理器连接所述多个DDR3控制器和所述FPGA芯片。

7.一种时间信息同步方法，应用于权利要求1‑6任一项所述的一种时间信息同步系统，其特征在于，包括：S1、GPS模块从GPS卫星实时获取时间信息，并将所述时间信息发送至时间编码模块，所述时间编码模块根据预设的LVDS串行协议将接收到的所述时间信息串化为LVDS信号发送至FPGA芯片；

S2、多个信号源分别将多路模拟信号发送至多个ADC子板，每个ADC子板将接收到的模拟信号转换为数字信号发送至所述FPGA芯片，每个信号源还将该模拟信号对应的触发信号发送至所述FPGA芯片；

S3、所述FPGA芯片接收所述LVDS信号、每路数字信号和每路数字信号对应的触发信号，将所述LVDS信号解串为时间戳信息；

S4、所述FPGA芯片在每路触发信号的驱动下，根据上位机经PCI‑E控制器下发的配置信息，将每路触发信号对应的数字信号和所述时间戳信息打包发送至一个FIFO存储器缓存，经每个FIFO存储器发送至所述PCI‑E控制器；

S5、所述PCI‑E控制器根据每个FIFO存储器的剩余数据量对接收到的数据包进行调度并上传至所述上位机。

8.根据权利要求7所述的一种时间信息同步方法，其特征在于，步骤S4之后，还包括：DDR3控制器根据自身连接的FIFO存储器的剩余数据量和所述PCI‑E控制器中的PCI‑E数据池的数据量动态控制所述FIFO存储器的输入输出。

9.根据权利要求7所述的一种时间信息同步方法，其特征在于，所述配置信息包括：采样长度信息和采样延迟信息。