1.一种具有电阻补偿的带隙基准电路，包括：

带隙基准核心电路，用于产生一阶补偿的基准电压；

补偿电流产生电路，用于产生带隙基准电路的补偿电流，包括：电流乘法器电路、IPTAT产

2 4

生电路、IPTAT产生电路、IPTAT产生电路和Iout产生电路，其中，所述电流乘法器电路，用于产2

生带隙基准核心电路的补偿电流Iy；所述IPTAT产生电路,用于产生IPTAT电流；所述IPTAT 产生

2 4 2

电路用于产生IPTAT电流；所述IPTAT产生电路由两个结构相同的IPTAT产生电路组成，用于产4

生带隙基准核心电路的IPTAT电流；所述Iout产生电路用于产生Iout电流；

所述带隙基准核心电路包括：

第一晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端；

第二晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第一晶体管的栅极；

第三晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第一晶体管的栅极；

第一电阻，具有第一端和第二端，其第一端耦接至第一晶体管的漏极，其第二端耦接至接地端；

第一NPN双极型晶体管，具有发射极、集电极和基极，其集电极耦接至第一晶体管的漏极，其发射极耦接至接地端；

第二NPN双极型晶体管，具有发射极、集电极和基极，其集电极耦接至第一晶体管的漏极，其发射极耦接至接地端；

第二电阻，具有第一端和第二端，其第一端耦接至第二晶体管的漏极，其第二端耦接至第二NPN双极型晶体管的集电极；

第一运算放大器，具有反相输入端、正相输入端和输出端，其反相输入端耦接至第一晶体管的漏极、第一电阻的第一端以及第一NPN双极型晶体管的集电极，其正相输入端耦接至第二晶体管的漏极、第二电阻的第一端，其输出端耦接至第一晶体管的栅极；

第三电阻，具有第一端和第二端，其第一端耦接至第一运算放大器的正相输入端以及第二电阻的第一端，其第二端耦接至接地端；以及第四电阻，具有第一端和第二端，其第一端耦接至第三晶体管的漏极，其第二端耦接至接地端；

所述第一晶体管、所述第二晶体管和所述第三晶体管为PMOS晶体管，所述第一电阻的阻值和所述第三电阻的阻值相等；

4

所述IPTAT产生电路，包括：

第四晶体管，具有源极、栅极和漏极，其栅极耦接至第五晶体管的栅极和第四晶体管的漏极；

第五晶体管，具有源极、栅极和漏极，其源极耦接至第六晶体管的漏极；

第六晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端和第七晶体管的源极，其栅极耦接至第七晶体管的栅极，其漏极耦接至第五晶体管的源极；

第七晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端和第六晶体管的源极，其栅极耦接至第六晶体管的栅极和第六晶体管的漏极，其漏极耦接至第四晶体管的源极；

第八晶体管，具有源极、栅极和漏极，其源极耦接至第五晶体管的漏极、第六晶体管的漏极，其栅极耦接至第八晶体管的漏极和第九晶体管的栅极；

第九晶体管，具有源极、栅极和漏极，其源极耦接至第七晶体管的漏极和第四晶体管的源极；

第十晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第十晶体管的栅极，其栅极耦接至第十一晶体管的栅极；

第十一晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第四晶体管的漏极和第五晶体管的栅极；

第十二晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其栅极耦接至第十一晶体管的栅极，其漏极耦接至第八晶体管的漏极和第九晶体管的栅极；

第十三晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其栅极耦接至第十二晶体管的栅极，其漏极耦接至第五晶体管的漏极和第九晶体管的漏极；

第十四晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第十三晶体管的漏极，其栅极耦接至第十四晶体管的漏极；

第十五晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其栅极耦接至第五晶体管的漏极、第九晶体管的漏极和第十四晶体管的栅极；

第十六晶体管，具有源极、栅极和漏极，其源极耦接至电源输入端，其栅极耦接至第十六晶体管的漏极，其漏极耦接至第十五晶体管的漏极；

第十七晶体管，具有源极、栅极和漏极，其源极耦接至电源输入端，其栅极耦接至第十五晶体管的漏极、第十六晶体管的漏极和第十六晶体管的栅极；

第十八晶体管，具有源极、栅极和漏极，其源极耦接至第十七晶体管的漏极，其栅极耦接至第十八晶体管的漏极；

第十九晶体管，具有源极、栅极和漏极，其源极耦接至第十六晶体管的漏极，其栅极耦接至第十八晶体管的栅极；

第二十晶体管，具有源极、栅极和漏极，其源极耦接至第十六晶体管的漏极和第十九晶体管的源极，其栅极耦接至第二十晶体管的漏极；

第二十一晶体管，具有源极、栅极和漏极，其源极耦接至第十七晶体管的漏极和第十八晶体管的源极，其栅极耦接至第二十晶体管的栅极和第二十晶体管的漏极；

第二十二晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第二十二晶体管的栅极；

第二十三晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第十八晶体管的漏极和第十九晶体管的栅极，其栅极耦接至第二十二晶体管的栅极；

第二十四晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第二十晶体管的漏极和第二十一晶体管的栅极，其栅极耦接至第二十三晶体管的栅极；

第二十五晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第十九晶体管的漏极和第二十一晶体管的漏极，其栅极耦接至第二十四晶体管的栅极；

第二十六晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第二十五晶体管的漏极，其栅极耦接至第二十五晶体管的漏极；以及第二十七晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其栅极耦接至第二十六晶体管的栅极和第二十六晶体管的漏极；

所述电流乘法器电路包括：

第二十八晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第二十八晶体管的漏极，其漏极耦接至第二十七晶体管的漏极；

第二十九晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第二十九晶体管的漏极，其漏极耦接至第二十八晶体管的漏极和第二十八晶体管的栅极；

第三十晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第二十九晶体管的漏极和第二十九晶体管的栅极；

第三十一晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十晶体管的栅极，其漏极耦接至第三十晶体管的漏极；

第三十二晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十一晶体管的栅极；

第三十三晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十一晶体管的栅极和第三十二晶体管的栅极，其漏极耦接至第三十二晶体管的漏极；

第三十四晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十三晶体管的栅极；

第三十五晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其漏极耦接至第三十四晶体管的漏极；

第三十六晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十五晶体管的栅极；

第三十七晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十六晶体管的栅极，其漏极耦接至第三十六晶体管的漏极；

第三十八晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十七晶体管的栅极；

第三十九晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十七晶体管的栅极和第三十八晶体管的栅极，其漏极耦接至第三十八晶体管的漏极；

第四十晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第三十九晶体管的栅极，其漏极耦接至第四十晶体管的栅极；

第四十一晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第四十晶体管的栅极，其漏极耦接至第四十晶体管的漏极和第四十一晶体管的栅极；

第四十二晶体管，具有源极、栅极和漏极，其漏极耦接至第三十二晶体管的漏极和第三十三晶体管的漏极，其栅极耦接至第四十二晶体管的漏极；

第四十三晶体管，具有源极、栅极和漏极，其漏极耦接至第二十七晶体管的漏极、第三十四晶体管的漏极和第三十五晶体管的漏极，其栅极耦接至第四十二晶体管的栅极，其源极耦接至第三十晶体管的漏极和第三十一晶体管的漏极；

第四十四晶体管，具有源极、栅极和漏极，其漏极耦接至第三十六晶体管的漏极和第三十七晶体管的漏极，其栅极耦接至第四十四晶体管的漏极，其源极耦接至第三十晶体管的漏极、第三十一晶体管的漏极和第四十三晶体管的源极；

第四十五晶体管，具有源极、栅极和漏极，其栅极耦接至第四十四晶体管的栅极，其源极耦接至第四十二晶体管的源极；

第四十六晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其栅极耦接至第三十四晶体管的漏极、第三十五晶体管的漏极和第四十三晶体管的漏极，其漏极耦接至第四十五晶体管的漏极；

第四十七晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其栅极耦接至第四十六晶体管的栅极；

第四十八晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其漏极耦接至第四十二晶体管的源极和第四十五晶体管的源极，其栅极耦接至第三十八晶体管的漏极和第三十九晶体管的漏极；

第四十九晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其栅极耦接至第四十八晶体管的栅极，其漏极耦接至第四十四晶体管的源极；

所述Iout产生电路包括：

第五十晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端；

第五十一晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第五十晶体管的栅极，其漏极耦接至第五十一晶体管的栅极；

第五十二晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端，其栅极耦接至第五十一晶体管的栅极；

第五十三晶体管，具有源极、栅极和漏极，其漏极耦接至第五十一晶体管的栅极和第五十二晶体管的栅极，其栅极耦接至第五十三晶体管的漏极，其源极耦接至第五十二晶体管的漏极；

第五十四晶体管，具有源极、栅极和漏极，其漏极耦接至第四十七晶体管的漏极，其源极耦接至接地端，其栅极耦接至第五十晶体管的漏极；

第五十五晶体管，具有源极、栅极和漏极，其漏极耦接至第五十一晶体管的漏极、第五十三晶体管的漏极和第五十三晶体管的栅极，其栅极耦接至第五十二晶体管的漏极和第五十三晶体管的源极；

第五十六晶体管，具有源极、栅极和漏极，其源极耦接至接地端，其栅极耦接至第五十五晶体管的栅极，其漏极耦接至第五十二晶体管的漏极和第五十三晶体管的源极；

第五电阻，具有第一端和第二端，其第一端耦接至第五十晶体管的漏极和第五十四晶体管的栅极，其第二端耦接至接地端；以及第六电阻，具有第一端和第二端，其第一端耦接至第五十五晶体管的源极，其第二端耦接至接地端；

所述IPTAT产生电路包括；

第五十七晶体管，具有源极、栅极和漏极，其源极耦接至直流电源输入端；

第五十八晶体管，具有源极、栅极和漏极，其源极耦接至直流电流输入端，其栅极耦接至第五十七晶体管的栅极；

第五十九晶体管，具有源极、栅极和漏极，其源极耦接至直流电流输入端，其栅极耦接至第五十八晶体管的栅极，其漏极耦接至第五晶体管的漏极；

第二运算放大器，具有正相输入端、反相输入端和输出端，其正相输入端耦接至第五十八晶体管的漏极，其反相输入端耦接至第五十七晶体管的漏极，其输出端耦接至第五十八晶体管的栅极和第五十九晶体管的栅极；

第一PNP双极型晶体管，具有发射极、基极和集电极，其发射极耦接至第五十七晶体管的漏极和第二运算放大器的反相输入端，其基极耦接至接地端，其集电极耦接至接地端；

第二PNP双极型晶体管，具有发射极、基极和集电极，其基极耦接至接地端，其集电极耦接至接地端；以及第七电阻，具有第一端和第二端，其第一端耦接至运算放大器的正相输入端和第五十八晶体管的漏极，其第二端耦接至第二PNP双极型晶体管的发射极；

所述第一PNP双极型晶体管和所述第二PNP双极型晶体管的个数之比为1:8。

2.如权利要求1所述的一种具有电阻补偿的带隙基准电路，其特征在于：所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管和所述第九晶体管为PMOS晶体管；

所述第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三晶体管、所述第十四晶体管和所述第十五晶体管为NMOS晶体管；

其中，所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、第十晶体管、所述第十一晶体管、所述第十二晶体管、所述第十三2

晶体管、所述第十四晶体管和所述第十五晶体管构成IPTAT产生电路；

所述第十六晶体管、所述第十七晶体管、所述第十八晶体管、所述第十九晶体管、所述第二十晶体管和所述第二十一晶体管为PMOS晶体管；

所述第二十二晶体管、所述第二十三晶体管、所述第二十四晶体管、所述第二十五晶体管、所述第二十六晶体管和所述第二十七晶体管为NMOS晶体管；

其中，其中，所述第十六晶体管、所述第十七晶体管、所述第十八晶体管、所述第十九晶体管、所述第二十晶体管、所述第二十一晶体管、所述第二十二晶体管、所述第二十三晶体管、所述第二十四晶体管、所述第二十五晶体管、所述第二十六晶体管和所述第二十七晶体2

管构成另一个结构完全相同的IPTAT产生电路；

4

所述第二十七晶体管的漏极流出电流为IPTAT ，与电流乘法器中第四十一晶体M41的漏极相连；

所述第十晶体管与偏置电流Ib相连，所述第二十二晶体管与偏置电流Ib相连。

3.如权利要求1所述的一种具有电阻补偿的带隙基准电路，其特征在于：所述第二十八晶体管、所述第二十九晶体管、所述第三十晶体管、所述第三十一晶体管、所述第三十二晶体管、所述第三十三晶体管、所述第三十四晶体管、所述第三十五晶体管、所述第三十六晶体管、所述第三十七晶体管、所述第三十八晶体管、所述第三十九晶体管、所述第四十晶体管、所述第四十一晶体管、所述第四十六晶体管和所述第四十七晶体管为PMOS晶体管；

所述第四十二晶体管、所述第四十三晶体管、所述第四十四晶体管、所述第四十五晶体管、所述第四十八晶体管和所述第四十九晶体管为NMOS晶体管；

其中，所述第二十八晶体管M28流出补偿电流Iy，接入带隙基准核心电路；

所述第四十七晶体管M47的源极，耦接至Iout产生电路中第五十四晶体管的漏极。

4.如权利要求1所述的一种具有电阻补偿的带隙基准电路，其特征在于：所述第五十晶体管、所述第五十一晶体管和所述第五十二晶体管为PMOS晶体管；

所述第五十三晶体管、所述第五十四晶体管、所述第五十五晶体管和所述第五十六晶体管为NMOS晶体管；

所述第五十四晶体管漏极流出的电流为Iout并与电流乘法器电路中的第四十七晶体管的源极相连。

5.如权利要求1所述的一种具有电阻补偿的带隙基准电路，其特征在于：所述第五十七晶体管、所述第五十八晶体管和第五十九晶体管为PMOS晶体管；

4

所述第五十九晶体管漏极流出的电流为IPTAT并与IPTAT产生电路的第五晶体管的漏极相连。