1.一个不破坏源操作数的量子加法器设计方法，其特征在于，所述方法利用量子受控门设计便于并行计算的6个基本量子门，然后利用6个基本量子门设计量子半加器、量子全加器和相应的复位器，最后利用量子半加器、量子全加器和相应的复位器设置构成n位不破坏源操作数加法器的设计方法。

2.根据权利要求1所述的一个不破坏源操作数的量子加法器设计方法，特征在于，设计

6个基本量子门的具体过程为：

利用3个受控门实现6个基本量子门设计线路，分别用符号P1、P2、P3、P4、P5和P6表示，6个基本量子门设计线路的量子代价和量子时间复杂度都为3，结构分别为：基本门P1由2个受控V门、一个受控非门和3量子比特连线构成；基本门P2由1个受控V门、1个受控V+门、一个受控非门和3量子比特连线构成；基本门P3由2个受控V门、一个受控非门和3量子比特连线构成；基本门P4由2个受控V门、一个受控非门和3量子比特连线构成；基本门P5由1个受控V门、1个受控V+门、一个受控非门和4量子比特连线构成；基本门P6由2个受控V门、一个受控非门和4量子比特连线构成。

3.根据权利要求1所述的一个不破坏源操作数的量子加法器设计方法，特征在于，设计量子半加器和相应的复位器的实现过程为：利用受控V门、基本门P2实现量子半加器设计线路，用符号A1表示，将量子半加器应用到量子态|0>|b0>|a0>，得到

其中 是异或操作，b0，a0∈{0，1}。由公式(1)可知量子半加器实现加法(b0+a0)，其中输出的第一个量子比特|a0b0>存储加法(b0+a0)的进位信息，输出的第二个量子比特存储的是加法的和；

不破坏源操作数，设计量子半加器的复位器，它由受控V门和基本门P3构成，用符号R1表示；

将量子半加器的复位器应用到量子态 得到

其中 是异或操作，b0，a0∈{0，1}。由公式(2)可知量子半加器的复位器将复位为|b0>|a0>；

量子半加器和相应的复位器的量子代价和时间复杂度都为4。

4.根据权利要求1所述的一个不破坏源操作数的量子加法器设计方法，特征在于，设计量子全加器和相应的复位器的实现过程为：利用基本门P1和P5实现量子全加器设计线路，用符号A2表示；

将量子全加器应用到量子态|0>|bi>|ai>|ci-1>，得到其中 是异或操作，bi，ai，ci-1∈{0，1}，由公式(3)可知量子全加器实现加法(bi+ai+ci-1)，其中输出的第一个量子比特 存储加法(bi+ai+ci-1)的进位信息，输出的第二个量子比特 存储的是加法的和；

不破坏源操作数，设计量子全加器的复位器，它由基本门P3和P6组成，用符号R2表示；

将量子全加器的复位器应用到量子态 得到

其中 是异或操作，bi，ai，ci-1∈{0，1}。由公式(4)可知量子全加器的复位器将复位为|bi>；

量子全加器和复位器的量子代价和时间复杂度为6。

5.根据权利要求1所述的一个不破坏源操作数的量子加法器设计方法，特征在于，设计n位量子比特不破坏源操作数加法器的实现过程为：利用量子半加器、量子全加器及相应的复位器实现n量子比特不破坏源操作数的量子加法器设计线路，用符号AD表示，n量子比特不破坏源操作数的量子加法器由(n-1)个量子全加器和复位器(又可分解成n-1个基本门P1、P5、P6和P3)、1个量子半加器、1个量子半加器的复位器和一个受控非门构成，实现两个n位不破坏源操作数的加法运算；

假设n位的整数a和b存储在如下两个n量子比特的基态中：

其中an-1an-2...a0和bn-1bn-2...b0分别是整数a和b的二进制表示，ah，bh∈{0，1}，h＝

0，...，n-1；

添加n量子比特的量子基态 最为加法运算的辅助位，并排列顺序得到|00bn-1an-

10bn-2an-2...0b0a0>作为输入，将加法器应用到|00bn-1an-10bn-2an-2...0b0a0>，得到AD|00bn-1an-10bn-2an-2...0b0a0>＝|snsn-1bn-1an-1sn-2bn-2an-2...s0b0a0> (6)其中s＝a+b，snsn-1sn-2...s0是整数s的二进制表示，sh∈{0，1}，h＝0，...，n；

由公式(6)可知，加法器实现如下的加法运算：

实现n位整数的不破坏源操作数的加法器的量子代价为6(n-1)+6(n-1)+2×4+1＝12n-

3，n≥2，(n-1)个基本门P1和一个基本门P2并行运行，(n-1)个基本门P3和一个基本门P4并行运行，因此线路时间复杂度为3(n-1)+3(n-1)+2×4+1＝6n+3，n≥2。