1.一种不破坏源操作数的模N减法器设计方法，其特征在于，所述方法利用量子受控门设置便于并行计算的6个基本量子门，然后利用6个基本量子门计全加器和相应的复位器，最后利用量子全加器、相应的复位器和基本门设计成n位不破坏源操作数模N减法器的设计方法。

2.根据权利要求1所述的一种不破坏源操作数的模N减法器设计方法，特征在于，设计便于并行计算的6个基本量子门的实现过程为：利用3个受控门实现6个基本量子门设计线路，分别用符号Q1、Q2、Q3、Q4、Q5和Q6表示，Q1、Q2、Q5和Q6的量子代价和量子时间复杂度都为3，Q3和Q4的量子代价和量子时间复杂度为4，它们的结构分别为：基本门Q1和Q2都是由1个受控V门、1个受控V+门、一个受控非门和3量子比特连线构成；基本门Q3由2个受控V门、一个受控非门、1个受控V+门和3量子比特连线构成；基本门Q4由2个受控V+门、一个受控非门、1个受控V门和3量子比特连线构成；基本门Q5由2个受控V门、一个受控非门和4量子比特连线构成；基本门Q6由1个受控V门、1个受控V+门、一个受控非门和4量子比特连线构成；

将Q3应用到|0>|b0>|a0>，得到

其中 是异或操作，bi，ai∈{0，1}， 由公式(2)可知Q3实现减法(b0-a0)，其中输出的第一个量子比特 存储减法(b0-a0)的借位信息，输出的第二个量子比特存储的是减法的差；

将Q4应用到量子态 得到

其中 是异或操作，ci，bi，ai∈{0，1}， 由公式(2)可知Q4将 复位为|b0>。

3.根据权利要求1所述的一种不破坏源操作数的模N减法器设计方法，特征在于，设计量子全减器和相应的复位器的实现过程为：利用基本门Q1和Q5实现量子全减器设计线路，用符号S表示；

将量子全减器应用到量子态|0>|bi>|ai>|ci-1>，得到其中 是异或操作，bi，ai，ci-1∈{0，1}， 由公式(3)可知量子全减器实现减法(bi-ai-ci-1)，其中输出的第一个量子比特 存储减法(bi-ai-ci-1)的借位信息，输出的第二个量子比特 存储的是减法的差；

设计量子全减器的复位器，它由基本门Q6和Q2组成，用符号R表示；

将量子全减器的复位器应用到量子态 得到

其中 是异或操作，bi，ai，ci-1∈{0，1}。由公式(4)可知量子全减器的复位器将复位为|bi>；

子全减器和复位器的量子代价和时间复杂度为6。

4.根据权利要求1所述的一种不破坏源操作数的模N减法器设计方法，特征在于，设计n位不破坏源操作数的模N减法器实现过程为：模N减法表示为

MS(b-a)＝sign(b-a)×[(b-a)mod N]  (5)其中a，b是n位的正整数，N＝2n。当b＜a时，sign(b-a)＝-1，当b≥a时，sign(b-a)＝1。

(b-a)mod N是(b-a)对N进行求模运算，运算规则如下利用量子全减器、复位器和6个基本门实现n量子比特的不破坏源操作数的模N减法器的设计线路，用符号SU表示，此处N＝2n；

n量子比特的模N减法器由(n-1)个量子全减器(分解成n-1基本门Q1和Q5)、(n-1)个量子全减器的复位器(分解成成n-1基本门Q2和Q6)、1个基本门Q3、1个基本门Q4和一个受控非门的复位器组成，它实现两个n位整数的模N减法运算；

假设n位的整数a和b存储在如下两个n量子比特的基态中：

其中an-1an-2...a0和bn-1bn-2...b0分别是整数a和b的二进制表示，ah，bh∈{0，1}，h＝

0，...，n-1；

添加n量子比特的量子基态 最为减法运算的辅助位，并排列顺序得到|00bn-1an-

10bn-2an-2...0b0a0>作为输入。将模N减法器应用到|00bn-1an-10bn-2an-2...0b0a0>，得到SU|00bn-1an-10bn-2an-2...0b0a0>＝|ξdn-1bn-1an-1dn-2bn-2an-2...dn-2b0a0> (7)其中ξ表示符号位，ξ＝0表示正数，ξ＝1表示负数，dn-1dn-2...d0是整数[(b-a)mod N]的二进制表示，dh∈{0，1}，h＝0，...，n-1，[(b-a)mod 2n]的含义如公式(1)所述；

由公式(7)可知，模N减法器实现如下的模N减法运算：

实现n位整数的不破坏源操作数的模N减法器的量子代价为6(n-1)+6(n-1)+2×4+1＝

12n-3，n≥2，(n-1)个基本门Q1和一个基本门Q3并行运行，(n-1)个基本门Q2和一个基本门Q4并行运行，因此线路时间复杂度为3(n-1)+3(n-1)+2×4+1＝6n+3，n≥2。