1.一种平滑温度补偿带隙基准源电路，包括启动模块和偏置模块，所述启动模块用于在电路初始化阶段使所述带隙基准源电路脱离零状态，并在所述带隙基准源电路正常工作后关断；所述偏置模块用于产生第一偏置电压(V1)和第二偏置电压(V2)；

其特征在于，所述带隙基准源电路还包括高阶补偿模块和带隙基准核心模块；

所述带隙基准核心模块包括第一电阻(R1)、第二电阻(R2)、第一电容(C1)、第二电容(C2)、第一NPN型三极管(Q1)、第二NPN型三极管(Q2)、第三NPN型三极管(Q3)、第一PNP型三极管(QP1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)，第一PMOS管(MP1)的栅极连接第三PMOS管(MP3)、第五PMOS管(MP5)、第七PMOS管(MP7)和第九PMOS管(MP9)的栅极并连接所述第一偏置电压(V1)，其漏极连接第二PMOS管(MP2)的源极，其源极连接第三PMOS管(MP3)、第五PMOS管(MP5)、第七PMOS管(MP7)和第九PMOS管(MP9)的源极并连接电源电压(VCC)；

第二PMOS管(MP2)的栅极连接第四PMOS管(MP4)、第六PMOS管(MP6)、第八PMOS管(MP8)和第十PMOS管(MP10)的栅极并连接所述第二偏置电压(V2)，其漏极连接第一NMOS管(MN1)的栅极和漏极以及第四NMOS管(MN4)和第六NMOS管(MN6)的栅极；

第四PMOS管(MP4)的源极连接第三PMOS管(MP3)的漏极，其漏极连接第三NMOS管(MN3)的栅极以及第二NMOS管(MN2)的栅极和漏极并通过第一电容(C1)后接地(GND)；

第三NMOS管(MN3)的源极连接第三NPN型三极管(Q3)的发射极、第一PNP型三极管(QP1)的集电极以及第一NMOS管(MN1)、第二NMOS管(MN2)、第五NMOS管(MN5)和第七NMOS管(MN7)的源极并接地(GND)，其漏极连接第一NPN型三极管(Q1)和第二NPN型三极管(Q2)的发射极；

第二三极管(Q2)的基极连接第十PMOS管(MP10)的漏极和第一PNP型三极管(QP1)的发射极并作为所述带隙基准源电路的输出端输出基准电压(VREF)，其集电极连接第七PMOS管(MP7)的漏极和第八PMOS管(MP8)的源极；

第一电阻(R1)和第二电阻(R2)串联并接在所述带隙基准源电路的输出端和第三NPN型三极管的集电极之间，其串联点连接第一NPN型三极管(Q1)的基极和所述高阶补偿模块的输出端，第一NPN型三极管(Q1)的基极连接其集电极；

第六PMOS管(MP6)的源极连接第一NPN型三极管(Q1)的集电极和第五PMOS管(MP5)的漏极，其漏极连接第四NMOS管(MN4)的漏极、第五NMOS管(MN5)和第七NMOS管(MN7)的栅极；

第四NMOS管(MN4)的源极连接第五NMOS管(MN5)的漏极；第九PMOS管(MP9)的漏极连接第十PMOS管(MP10)的源极；

第六NMOS管(MN6)的漏极连接第八PMOS管(MP8)的漏极和第一PNP型三极管(QP1)的基极并通过第二电容(C2)后接地，其源极连接第七NMOS管(MN7)的漏极；

所述高阶补偿模块包括第三电阻(R3)、第四电阻(R4)、第四NPN型三极管(Q4)、第五NPN型三极管(Q5)、第六NPN型三极管(Q6)、第七NPN型三极管(Q7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十六PMOS管(MP16)、第十七PMOS管(MP17)、第十八PMOS管(MP18)和第十九PMOS管(MP19)，第四NPN型三极管(Q4)的基极连接第十NMOS管(MN10)和第十一NMOS管(MN11)的栅极并连接所述基准电压(VREF)，其集电极连接第十一PMOS管(MP11)的栅极和漏极以及第十二PMOS管(MP12)的栅极，其发射极通过第三电阻(R3)后接地(GND)；

第八NMOS管(MN8)的栅漏短接并连接第十二PMOS管(MP12)的漏极和第九NMOS管(MN9)的栅极，其源极连接第七NPN型三极管(Q7)的发射极以及第九NMOS管(MN9)、第十二NMOS管(MN12)和第十三NMOS管(MN13)的源极并接地(GND)；

第十三PMOS管(MP13)的栅极连接所述第一偏置电压(V1)，其漏极连接第五NPN型三极管(Q5)的基极和集电极以及第六NPN型三极管(Q6)的基极，其源极连接第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十七PMOS管(MP17)和第十八PMOS管(MP18)的源极并连接电源电压(VCC)；

第五NPN型三极管(Q5)的发射极连接第七NPN型三极管(Q7)的基极和集电极；

第六NPN型三极管(Q6)的发射极通过第四电阻(R4)后接地(GND)，其集电极连接第十四PMOS管(MP14)的栅极和漏极以及第十五PMOS管(MP15)的栅极；

第十六PMOS管(MP16)的栅极连接所述第二偏置电压(V2)，其源极连接第十五PMOS管(MP15)的漏极，其漏极连接第九NMOS管(MN9)的漏极、第十NMOS管(MN10)的源极、第十三NMOS管(MN13)的栅极以及第十二NMOS管(MN12)的栅极和漏极；

第十一NMOS管(MN11)的漏极连接第十NMOS管(MN10)的漏极、第十八PMOS管(MP18)的栅极以及第十七PMOS管(MP17)的栅极和漏极，其源极连接第十三NMOS管(MN13)的漏极；

第十九PMOS管(MP19)的栅极连接所述第二偏置电压(V2)，其源极连接第十八PMOS管(MP18)的漏极，其漏极作为所述高阶补偿模块的输出端输出补偿电流(ICOMP)。