1.一种瞬态电压抑制器，其特征在于，其包括：

第一导电类型的衬底；

第一导电类型的第一外延层，生长于所述衬底的上表面；

第二导电类型的埋层，自所述第一外延层的上表面向下延伸至所述第一外延层内；

第二导电类型的第二外延层，生长于所述第一外延层及所述埋层的上表面；

第一导电类型的第一掺杂区，自所述第二外延层的上表面向下延伸至所述第二外延层内；

第二导电类型的第二掺杂区和第二导电类型的第三掺杂区，所述第二掺杂区自所述第二外延层和所述第一掺杂区的上表面向下延伸，所述第二掺杂区的一部分位于所述第二外延层内，所述第二掺杂区的另一部分位于所述第一掺杂区内，所述第三掺杂区自所述第一掺杂区的上表面向下延伸至所述第一掺杂区内，所述第二掺杂区和所述第三掺杂区的掺杂浓度大于所述第二外延层的掺杂浓度；

介质层，形成于所述第二外延层的上表面；

第一电极，与所述第二外延层电连接；

第二电极，与所述衬底的下表面电连接。

2.根据权利要求1所述的一种瞬态电压抑制器，其特征在于，还包括：自所述第二外延层的上表面向下延伸至所述第一外延层内的多个第一沟槽，所述第一沟槽内填充有氧化硅，相邻的两个所述第一沟槽、所述埋层和所述第二外延层的一部分共同形成阱区，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区均位于所述阱区内。

3.根据权利要求2所述的一种瞬态电压抑制器，其特征在于，还包括：自所述阱区的上表面向下延伸的第二沟槽及自所述第一掺杂区的上表面向下延伸且与所述第三掺杂区邻接的第三沟槽，所述第二沟槽位于所述第一沟槽和所述第一掺杂区之间，所述第二沟槽与所述第三沟槽内均填充有重掺杂多晶硅，所述重掺杂多晶硅的掺杂浓度大于所述第二外延层的掺杂浓度。

4.根据权利要求3所述的一种瞬态电压抑制器，其特征在于，还包括：自所述第二外延层的上表面向下延伸的第二导电类型的第四掺杂区，所述第四掺杂区位于所述阱区外靠近所述第二沟槽的一侧，所述第四掺杂区的掺杂浓度大于所述第二外延层的掺杂浓度。

5.根据权利要求4所述的一种瞬态电压抑制器，其特征在于，还包括：自所述介质层的上表面向下延伸至所述第一外延层内的第四沟槽，所述第四沟槽位于所述阱区外靠近第三沟槽的一侧，所述第四沟槽填充有重掺杂多晶硅，所述重掺杂多晶硅的掺杂浓度大于所述第二外延层的掺杂浓度。

6.根据权利要求5所述的一种瞬态电压抑制器，其特征在于，还包括：与所述第四掺杂区对应设置于所述介质层中的第一接触孔、与所述第二沟槽对应设置于所述介质层中的第二接触孔和与所述第三沟槽对应设置于所述介质层中的第三接触孔，所述第一接触孔和所述第二接触孔填充有重掺杂多晶硅，用于连通所述第一电极和所述第二外延层，所述第三接触孔填充有重掺杂多晶硅，所述重掺杂多晶硅的掺杂浓度大于所述第二外延层的掺杂浓度。

7.根据权利要求6所述的一种瞬态电压抑制器，其特征在于，还包括：金属层，形成于所述介质层的上表面，所述金属层、填充于所述第三接触孔的多晶硅和填充于所述第四沟槽内的多晶硅共同形成导电通路。

8.根据权利要求2所述的一种瞬态电压抑制器，其特征在于，所述第一沟槽的槽底位于所述埋层内或穿过所述埋层延伸至所述第一外延层内。

9.一种瞬态电压抑制器的制造方法，其特征在于，包括以下步骤：提供第一导电类型的衬底；

在所述衬底的上表面生长第一导电类型的第一外延层；

自所述第一外延层的上表面向下延伸至所述第一外延层内形成第二导电类型的埋层；

在所述第一外延层及所述埋层的上表面生长第二导电类型的第二外延层；

自所述第二外延层的上表面向下延伸至所述第二外延层内形成第一导电类型的第一掺杂区；

形成第二导电类型的第二掺杂区和第二导电类型的第三掺杂区，所述第二掺杂区自所述第二外延层和所述第一掺杂区的上表面向下延伸，使所述第二掺杂区的一部分位于所述第二外延层内，所述第二掺杂区的另一部分位于所述第一掺杂区内，所述第三掺杂区自所述第一掺杂区的上表面向下延伸至所述第一掺杂区内，所述第二掺杂区和所述第三掺杂区的掺杂浓度大于所述第二外延层的掺杂浓度；

在所述第二外延层的上表面形成介质层；

在所述介质层的上表面形成与所述第二外延层电连接第一电极；

在所述衬底的下表面形成第二电极。

10.根据权利要求9所述的一种瞬态电压抑制器的制造方法，其特征在于，在形成所述第一掺杂区采用离子注入法，并进行热退火处理，且离子注入能量>160KeV。