1.一种用于锁相环的快速响应电荷泵电路，其特征在于，包括：自偏置共源共栅偏置电路(1)、DN差分数模转换电路(2)、复制电路(3)、充放电电路(4)及UP差分数模转换电路(5)，其中，所述自偏置共源共栅偏置电路(1)的信号输出端分别连接所述DN差分数模转换电路(2)、复制电路(3)、充放电电路(4)以及UP差分数模转换电路(5)的信号输入端，所述DN差分数模转换电路(2)的信号输出端连接所述复制电路(3)的信号输入端，所述复制电路(3)以及所述UP差分数模转换电路(5)的信号输出端连接所述充放电电路(4)的信号输入端；

所述自偏置共源共栅偏置电路(1)分别为所述DN差分数模转换电路(2)、复制电路(3)、充放电路(4)以及UP差分数模转换电路(5)提供电流偏置，所述DN差分数模转换电路(2)接收外部DN脉冲信号并给所述复制电路(3)提供电信号，所述复制电路(3)给所述充放电电路(4)提供放电信号，所述UP差分数模转换电路(5)接收外部UP脉冲信号并给所述充放电电路(4)提供充电信号，所述充放电电路(4)控制电荷泵的充/放电操作。

2.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述自偏置共源共栅偏置电路(1)包括：基准电流源IREF、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、PMOS管MP1以及PMOS管MP2，其中基准电流源IREF的一端分别与PMOS管MP1的源极以及外部电源VDD相连，基准电流源IREF的另一端分别与NMOS管MN1的漏极、NMOS管MN1的栅极、NMOS管MN2的栅极、NMOS管MN3的栅极、NMOS管MN4的栅极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管M15的栅极以及NMOS管MN16的栅极相连，NMOS管MN1的源极与NMOS管MN2的漏极相连，NMOS管MN2的源极分别与NMOS管MN4的源极以及外部地线GND相连，PMOS管MP1的漏极与PMOS管MP2的源极相连，PMOS管MP2的漏极分别与PMOS管MP1的栅极、PMOS管MP2的栅极、PMOS管MP3的栅极、PMOS管MP4的栅极、PMOS管MP5的栅极、PMOS管MP6的栅极、PMOS管MP13的栅极、PMOS管MP14的栅极、PMOS管MP17的栅极、PMOS管MP18的栅极、PMOS管MP21的栅极、PMOS管MP22的栅极、PMOS管MP25的栅极、PMOS管MP26 的栅极以及NMOS管MN3的漏极相连，NMOS管MN3的源极与NMOS管MN4的漏极相连。

3.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述DN差分数模转换电路(2)包括：PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、NMOS管MN5、NMOS管MN6、NMOS管MN7以及NMOS管MN8，其中PMOS管MP3的源极分别与PMOS管MP5的源极以及外部电源VDD相连，PMOS管MP3的漏极与PMOS管MP4的源极相连，PMOS管MP4的漏极与PMOS管MP7的源极相连，PMOS管MP7的栅极与信号输入端DN相连，PMOS管MP7的漏极分别与PMOS管MP9的源极以及PMOS管MP10的源极相连，PMOS管MP9的漏极分别与PMOS管MP9的栅极、PMOS管MP10的栅极、PMOS管MP11的漏极以及NMOS管MN5的漏极相连，NMOS管MN5的栅极与信号输入端DN1相连，PMOS管MP5的漏极与PMOS管MP6的源极相连，PMOS管MP6的漏极与PMOS管MP8的源极相连，PMOS管MP8的栅极与信号输入端DN1相连，PMOS管MP8的漏极分别与PMOS管MP11的源极以及PMOS管MP12的源极相连，PMOS管MP11的栅极分别与PMOS管MP12的栅极、PMOS管MP12的漏极、PMOS管MP16的栅极、PMOS管MP10的漏极以及NMOS管MN6的漏极相连，NMOS管MN6的栅极与信号输入端DN相连，NMOS管MN5的源极分别与NMOS管MN6的源极以及NMOS管MN7的漏极相连，NMOS管MN7的源极与NMOS管MN8的漏极相连，NMOS管MN8的源极与外部地线GND相连。

4.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述复制电路(3)包括：PMOS管MP13、PMOS管MP14、PMOS管MP15、PMOS管MP16、NMOS管MN9以及NMOS管MN10，其中PMOS管MP13的源极与外部电源VDD相连，PMOS管MP13的漏极与PMOS管MP14的源极相连，PMOS管MP14的漏极与PMOS管MP15的源极相连，PMOS管MP15的栅极与信号输入端DN1相连，PMOS管MP15的漏极与PMOS管MP16的源极相连，PMOS管MP16的漏极分别与NMOS 管MN9的漏极、NMOS管MN9的栅极、NMOS管MN10的栅极、NMOS管MN11的栅极以及NMOS管MN12的栅极相连，NMOS管MN9的源极与NMOS管MN10的漏极相连，NMOS管MN10的源极与外部地线GND相连。

5.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述充放电电路(4)包括：PMOS管MP17、PMOS管MP18、PMOS管MP19、PMOS管MP20、NMOS管MN11、NMOS管MN12以及电容C1，其中PMOS管MP17的源极与外部电源VDD相连，PMOS管MP17的漏极与PMOS管MP18的源极相连，PMOS管MP18的漏极与PMOS管MP19的源极相连，PMOS管MP19的栅极与信号输入端UP1相连，PMOS管MP19的漏极与PMOS管MP20的源极相连，PMOS管MP20的漏极分别与NMOS管MN11的漏极、电荷泵的输出端VOUT以及电容C1的一端相连，电容C1的另一端分别与NMOS管MN12的源极以及外部地线GND相连，NMOS管MN11的源极与NMOS管MN12的漏极相连。

6.根据权利要求1所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述UP差分数模转换电路(5)包括：PMOS管MP21、PMOS管MP22、PMOS管MP23、PMOS管MP24、PMOS管MP25、PMOS管MP26、PMOS管MP27、PMOS管MP28、PMOS管MP29、PMOS管MP30、NMOS管MN13、NMOS管MN14、NMOS管MN15以及NMOS管MN16，其中PMOS管MP21的源极分别与PMOS管MP25的源极以及外部电源VDD相连，PMOS管MP21的漏极与PMOS管MP22的源极相连，PMOS管MP22的漏极与PMOS管MP23的源极相连，PMOS管MP23的栅极与信号输入端UP1相连，PMOS管MP23的漏极分别与PMOS管MP27的源极以及PMOS管MP28的源极相连，PMOS管MP27的漏极分别与PMOS管MP27的栅极、PMOS管MP28的栅极、PMOS管MP29的漏极、PMOS管MP20的栅极以及NMOS管MN13的漏极相连，NMOS管MN13的栅极与信号输入端UP相连，PMOS管MP25的漏极与PMOS管MP26的源极相连，PMOS管MP26的漏极与PMOS管MP24的源极相连，PMOS管MP24的栅极与信号输入端UP相连，PMOS管MP24的漏极分别与PMOS管MP29的源极以及PMOS管MP30的源极相连，PMOS管MP30的漏极分别与PMOS管MP30的栅极、PMOS管MP29的栅极、PMOS管MP28的漏极以及NMOS管MN14的漏极相连，NMOS管MN14的栅极与输入信号端UP1相连，NMOS管MN14的源极分别与NMOS管MN13的源极以及NMOS管MN15的漏极相连，NMOS管MN15的源极与NMOS管MN16的漏极相连，NMOS管MN16的源极与外部地线GND相连。

7.根据权利要求2所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述自偏置共源共栅偏置电路(1)中NMOS管MN2的栅极与NMOS管MN1的栅极及NMOS管MN1的漏极短接构成自偏置共源共栅结构，PMOS管MP1的栅极与PMOS管MP2的栅极以及PMOS管MP2的漏极短接构成自偏置共源共栅结构，NMOS管MN1与NMOS管MN3具有相同的沟道宽长比，NMOS管MN2与NMOS管MN4具有相同的沟道宽长比，NMOS管MN3的漏极电流IN3＝Iref，PMOS管MP1的源极电流IP1＝Iref，式中，Iref是电流源IREF的电流值。

8.根据权利要求3所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述DN差分数模转换电路(2)中信号输入端DN的信号与信号输入端DN1的信号相反，PMOS管MP9、PMOS管MP10、PMOS管MP11以及PMOS管MP12具有相同的沟道宽长比，PMOS管MP3的沟道宽长比是PMOS管MP1的n倍，PMOS管MP5的沟道宽长比是PMOS管MP1的n倍，PMOS管MP4的沟道宽长比是PMOS管MP2的n倍，PMOS管MP6的沟道宽长比是PMOS管MP2的n倍，NMOS管MN7的沟道宽长比是NMOS管MN1的n倍，NMOS管MN8的沟道宽长比是NMOS管MN2的n倍,NMOS管MN7的漏极电流IN7＝n×Iref；所述DN差分数模转换电路(2)中PMOS管MP10的栅极接收放电开关NMOS管MN5漏端的脉冲信号，PMOS管MP11的栅极接收放电开关NMOS管MN6漏端的脉冲信号，并快速作用到所述DN差分数模转换电路的输出端，从而提高放电开关管的开通及关断速度。

9.根据权利要求4所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述复制电路(3)中PMOS管MP13的沟道宽长比是PMOS管MP1的n倍，PMOS管MP14的沟道宽长比是PMOS管MP2的n倍，PMOS管MP15与PMOS管MP8具有相同的沟道宽长比，PMOS管MP16与PMOS管MP12具有相同的沟道宽长比，NMOS管MN9与NMOS管MN11具有相同的沟道宽长比，NMOS管MN10与NMOS管MN12具有相同的沟道宽长比，从而实现电荷泵电路的放电电流精确复制。

10.根据权利要求5或6所述的一种用于锁相环的快速响应电荷泵电路，其特征在于，所述充放电电路(4)中PMOS管MP17的沟道宽长比是PMOS管MP1的n倍，PMOS管MP18的沟道宽长比是PMOS管MP2的n倍，PMOS管MP19与PMOS管MP23具有相同的沟道宽长比，PMOS管MP20与PMOS管MP27具有相同的沟道宽长比，从而实现电荷泵电路的充电电流精确复制；

所述UP差分数模转换电路(5)中信号输入端UP的信号与信号输入端UP1的信号相反，PMOS管MP27、PMOS管MP28、PMOS管MP29以及PMOS管MP30具有相同的沟道宽长比，PMOS管MP21的沟道宽长比是PMOS管MP1的n倍，MP25的沟道宽长比是PMOS管MP1的n倍，PMOS管MP22的沟道宽长比是PMOS管MP2的n倍，PMOS管MP26的沟道宽长比是PMOS管MP2的n倍，NMOS管MN15的沟道宽长比是NMOS管MN1的n倍，NMOS管MN16的沟道宽长比是NMOS管MN2的n倍,NMOS管MN15的漏极电流IN15＝n×Iref；所述UP差分数模转换电路(5)中PMOS管MP28的栅极接收充电开关NMOS管MN13漏端的脉冲信号，PMOS管MP29的栅极接收充电开关NMOS管MN14漏端的脉冲信号，并快速作用到所述UP差分数模转换电路的输出端，从而提高充电开关管的开通及关断速度。