1.一种高阶温度补偿的带隙基准电路，其特征在于，包括：一阶带隙基准电路(1)、高温区域曲率补偿电路(2)、低温区域分段补偿电路(3)、低温区域曲率补偿电路(4)及启动电路(5)，其中，所述一阶带隙基准电路(1)的信号输出端分别接所述高温区域曲率补偿电路(2)的信号输入端、低温区域分段补偿电路(3)的信号输入端、低温区域曲率补偿电路(4)的信号输入端及启动电路(5)的信号输入端，所述启动电路(5)的信号输出端接所述一阶带隙基准电路(1)的启动信号输入端，所述高温区域曲率补偿电路(2)、所述低温区域分段补偿电路(3)以及所述低温区域曲率补偿电路(4)的电信号输出端分别接所述一阶带隙基准电路的电信号输入端；所述一阶带隙基准电路(1)用于产生一阶带隙基准参考电压，所述高温区域曲率补偿电路(2)的电流I16在电阻R7上产生的电压VNL1、所述低温区域分段补偿电路(3)的电流I22在电阻R7上产生的电压VNL2以及所述低温区域曲率补偿电路(4)的电流I24在电阻R7上产生的电压VNL3对所述一阶带隙基准电路(1)所产生的一阶带隙基准参考电压进行温度补偿，所述启动电路(5)为所述一阶带隙基准电路(1)提供启动信号。

2.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，

所述一阶带隙基准电路(1)包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、放大器A1、放大器A2以及放大器A3，其中PMOS管M1的源极分别与PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极以及外部电源VDD相连，所述PMOS管M1的漏极分别与放大器A2的正向输入端以及电阻R1的一端相连，所述PMOS管M1的栅极分别与放大器A2的输出端、PMOS管M17的栅极以及NMOS管M30的漏极相连，PMOS管M4的漏极与电阻R3的一端相连，电阻R3的另一端分别与放大器A2的反向输入端、放大器A1的正向输入端以及电阻R2的一端相连，电阻R2的另一端分别与PMOS管M2的栅极、PMOS管M2的源极以及PMOS管M2的漏极相连，PMOS管M4的栅极分别与PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M20的栅极、PMOS管M23的栅极、NMOS管M29的漏极以及放大器A1的输出端相连，PMOS管M5的漏极分别与放大器A3的正向输入端以及电阻R4的一端相连，电阻R4的另一端分别与放大器A1的反向输入端、PMOS管M3的栅极、PMOS管M3的源极以及PMOS管M3的漏极相连，PMOS管M6的栅极分别与放大器A3的输出端、PMOS管M7的栅极以及NMOS管M28的漏极相连，PMOS管M6的漏极分别与放大器A3的反向输入端以及电阻R5的一端相连，PMOS管M7的漏极分别与带隙基准电路输出端VREF以及电阻R6的一端相连，电阻R6的另一端分别与PMOS管M16的漏极、PMOS管M22的漏极、PMOS管M24的漏极、NMOS管M27的栅极以及电阻R7的一端相连，电阻R7的另一端分别与电阻R5的另一端、PMOS管M3的衬底、PMOS管M2的衬底、电阻R1的另一端以及外部地线GND相连。

3.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，

所述高温区域曲率补偿电路(2)包括：PMOS管M8、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M16、NMOS管M9、NMOS管M10以及NMOS管M15，其中PMOS管M8的源极分别与PMOS管M12的源极、PMOS管M16的源极以及外部电源VDD相连，PMOS管M8的漏极分别与NMOS管M9的栅极、NMOS管M9的漏极、NMOS管M10的栅极以及NMOS管M15的栅极相连，PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M11的漏极以及NMOS管M10的漏极相连，PMOS管M12的漏极分别与PMOS管M11的源极以及PMOS管M13的源极相连，PMOS管M13的漏极分别与PMOS管M14的源极以及PMOS管M16的栅极相连，PMOS管M13的栅极分别与PMOS管M14的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连，NMOS管M15的源极分别与NMOS管M9的源极、NMOS管M10的源极以及外部地线GND相连。

4.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，

所述低温区域分段补偿电路(3)包括：PMOS管M17、PMOS管M20、PMOS管M21、PMOS管M22、NMOS管M18以及NMOS管M19，其中PMOS管M17的源极分别与PMOS管M20的源极、PMOS管M21的源极、PMOS管M22的源极以及外部电源VDD相连，PMOS管M17的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M20的漏极分别与PMOS管M21的漏极、PMOS管M21的栅极、PMOS管M22的栅极以及NMOS管M19的漏极相连，NMOS管M19的源极分别与NMOS管M18的源极以及外部地线GND相连；

所述低温区域曲率补偿电路(4)包括：PMOS管M23、PMOS管M24以及电阻R8，所述PMOS管M23的源极分别与PMOS管M24的源极以及外部电源VDD相连，PMOS管M23的漏极分别与PMOS管M24的栅极以及电阻R8的一端相连，电阻R8的另一端与外部地线GND相连。

5.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，

所述启动电路(5)包括：PMOS管M25、PMOS管M26、NMOS管M27、NMOS管M28、NMOS管M29以及NMOS管M30，PMOS管M25的源极与外部电源VDD相连，PMOS管M25的栅极分别与PMOS管M25的漏极以及PMOS管M26的源极相连，PMOS管M26的栅极分别与PMOS管M26的漏极、NMOS管M28的栅极、NMOS管M29的栅极、NMOS管M30的栅极以及NMOS管M27的漏极相连，NMOS管M27的源极分别与NMOS管M28的源极、NMOS管M29的源极、NMOS管M30的源极以及外部地线GND相连。

6.根据权利要求2所述的一种高阶温度补偿的带隙基准电路，其特征在于，

所述一阶带隙基准电路(1)中，PMOS管M2的栅极、源极及漏极短接实现二极管，PMOS管M3的栅极、源极及漏极短接实现二极管，PMOS管M2与PMOS管M3具有相同的沟道长度，PMOS管M2的沟道宽度是PMOS管M3的N倍，PMOS管M4与PMOS管M5具有相同沟道宽长比，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7以及电阻R8采用同一材料，电阻R3与电阻R4具有相同的阻值，PMOS管M6与PMOS管M7具有相同的沟道宽长比，PMOS管M7的源极电流I7在电阻R6以及电阻R7上产生的电压VREF1有 式中，R2为电阻R2的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值，R7为电阻R7的阻值，q为电子电荷量，k为波尔兹曼常数，T为绝对温度，VDB3为PMOS管M3的漏极与衬底电压；PMOS管M3的漏极与衬底电压VDB3与二极管正向偏置电压具有相同的温度特性，即具有负温度特性，电压VREF1为一阶带隙基准参考电压。

7.根据权利要求3所述的一种高阶温度补偿的带隙基准电路，其特征在于，

所述高温区域曲率补偿电路(3)中PMOS管M11、PMOS管M12、PMOS管M13和PMOS管M14都工作在亚阈值区，PMOS管M10和PMOS管M15的沟道宽长比均为PMOS管M9的β1倍，PMOS管M11的沟道宽长比是PMOS管M12的β2倍，PMOS管M14沟道宽长比是PMOS管M13的α倍，PMOS管M16的源极电流I16在电阻R7上产生电压VNL1为式中，(W/L)16是PMOS管M16的沟道宽长比，μp为空穴迁移率，Cox为单位面积的栅氧化层电容，m为工艺参数，n为斜坡因子，VTHp为PMOS管的阈值电压。

8.根据权利要求4所述的一种高阶温度补偿的带隙基准电路，其特征在于，

所述低温区域分段补偿电路(3)中PMOS管M17的沟道宽长比是PMOS管M1的β3倍，PMOS管M20的沟道宽长比是PMOS管M4的β4倍，PMOS管M22的沟道宽长比是PMOS管M21的β5倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，PMOS管M22的源极电流I22在电阻R7上产生的电压VNL2为 式中，Tr2为参考温度，且小于室温T0；

所述低温区域曲率补偿电路(4)中PMOS管M23的沟道宽长比是PMOS管M4的β6倍，通过优化相关参数，使得PMOS管M24的源极电流I24在电阻R7上产生电压VNL3有

式中，(W/L)24是PMOS管M24

的沟道宽长比，VDD为外部电源电压，R8为电阻R8的阻值，Tr3是参考温度，且有Tr3

9.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，

所述高阶温度补偿的带隙基准电路的输出电压VREF为VREF＝VREF1+VNL1+VNL2+VNL3，其中VREF1由正温度系数电压以及负温度系数电压加权求和实现的一阶带隙基准参考电压，VNL1为电流I16在电阻R7上产生的电压，VNL2为电流I22在电阻R7上产生的电压，VNL3为电流I24在电阻R7上产生的电压，因子VNL1、VNL2以及VNL3补偿VREF1的高阶温度非线性，从而获得高阶温度补偿的带隙基准参考电压。