1.一种CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法，其特征在于：将布尔代数系统进行扩展，得到扩展的布尔代数系统；由CMOS传输门逻辑电路建立相应的开关级信号流图模型，由此模型提取出该电路输出函数的等效信号流图模型，并由开关级信号流图模型结合扩展的布尔代数系统得到该电路的开关级函数表达式，从而得到CMOS传输门逻辑电路；

所述将布尔代数系统进行扩展，得到扩展的布尔代数系统是指：逻辑值集合V＝{ф，0，

1，U}，变量为信号变量和开关变量，信号变量和开关变量均为二值变量，取值集合分别为子集合{0，1}和{ф，U}；

信号变量逻辑值1和0分别表示与信号性质有关的物理量的大小；

开关变量逻辑值U和ф表示与网络元件或节点性质有关的物理量的大小；

在集合{0，1}和{ф，U}上分别建立布尔代数系统，建立在集合{0，1}上的布尔代数为信号代数，建立在集合{ф，U}上的布尔代数为开关代数，它们均可用布尔代数的公式和定理进行运算和化简；

由所述逻辑值集合V和“与”、“或”、“非”三种基本逻辑运算，构成了一个四值布尔代数系统，四值变量ξ,η∈V，三种基本逻辑运算分别定义为式1:

式2:

式3:

ξ,η是属于集合V的四值变量，为对ξ取补运算，对于子集合{0，1}和{ф，U}，分别有全序关系1＞0和U＞ф，信号代数和开关代数分别是子集合{0，1}和{ф，U}上的四值布尔代数的子代数；增加一个逻辑值阈值0.5作为1和0的分界值，全序关系为1＞0.5＞0，阈比较运算分为低阈比较运算和高阈比较运算，分别定义为式4：

式5： x为MOS管栅极上的输入信号，信号对晶体管元件的控制作用通过阈比较运算实现，晶体管元件对信号的控制作用通过“与”运算实现，产生的受控信号取值集合为{ф，0，1}，其中信号变量取值集合为{0，1}；

n n

定义在集合{ф，U}×{0，1}上的运算为“线或”运算，反映了n个受控信号在其并联节点上的相互作用，在并联节点上，信号取值集合为{ф，0，1，U}，其中信号变量取值集合为{0，1}，逻辑值集合V和五个运算式构成一个扩展的布尔代数系统；

所述由CMOS传输门逻辑电路建立相应的开关级信号流图模型是指：CMOS传输门逻辑电路的元件支路有PMOS管支路、NMOS管支路、CMOS传输门支路和连线支路四类，其中PMOS管和NMOS管为单沟道传输门，分别无损失地传输1信号和传输0信号，CMOS传输门支路为双沟道传输门，无损失地传输信号变量，此三类支路均为受控支路，连线支路为非受控支路，为直接传输支路，四类元件支路的开关级函数表达式分别为由所给出的CMOS传输门逻辑电路，利用CMOS传输门逻辑电路中元件支路的信号流图模型，得到该电路的开关级信号流图模型，在开关级信号流图模型中，支路上的箭头表示信号的传输方向，箭头旁边的开关变量或开关常量为该支路的控制，该支路的左、右两个端点称为信号流图的节点，每个节点对应一个节点信号，其中左边的节点称为源节点或输入节点，连接信号源，右边的节点称为函数节点或输出节点，连接负载，该节点上的输出信号为受控信号。

2.根据权利要求1所述的CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法，其特征在于：所述晶体管元件对信号的控制作用通过“与”运算实现是指：MOS管的开关状态对输入信号的控制作用，以“与”运算表示“控制”运算，定义为式6：

式中g为开关变量或开关函数，表示MOS管的控制作用，g∈{ф，U}；符号“[ ]”表示输入激励信号源，y为输入激励信号，y∈{0,1}；该运算执行后得到的输出信号为受控信号，取值集合为{ф，0，1}，其中ф为高阻状态；T代表逻辑值真，F代表逻辑值假。

3.根据权利要求1所述的CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法，其特征在于：所述阈比较运算的结果值和该信号变量取值的对应关系，对应关系以符号表示，表示为定理式1： 该对应关系视为一种变换，正变换由开关变

0.5

量变换到信号变量，用符号“→”表示为 x→x；反变换由信号变量反变换到开关

0.5

变量，用符号“←”表示为 x←x，

0.5 0.5 0.5 0.5

两个串联MOS管支路连接的定源传输电路x y ·[1]和 x y·[0]，分别转换为相应的变源传输电路的必要条件，用符号 表示，并用 表示 表示 则为定理式2

将两个串联MOS管支路连接的定源传输电路，其中一个MOS管控制变量的反变量作为变源，以代替定源传输中的该MOS管，得到变源传输电路；

两条输出端并联的分别传输y(1)和y(0)的PMOS管支路和NMOS管支路，若其控制变量互非，则可将两输入端并联连接y，得到一个CMOS传输门支路，该支路可以无损失地传输信号变量y，即定理式3

当其控制变量为有效电平时，若输入信号为1，PMOS管和NMOS管分别传输信号1和1t，在其并联节点上作用，产生信号1；实际的物理过程[2，5]是，当并联节点电平Vout≥(VDD‑VTN)后，VTN表示NMOS管的阈值电压，NMOS管传输1t信号结束，PMOS管传输信号1信号直到并联节点电平为电源电压时才结束；若输入信号为0，NMOS管和PMOS管分别传输信号0和0t，0t表示弱0信号，在其并联节点上作用，产生信号0；实际的物理过程是，当并联节点电平Vout≤(‑VPT)后，VPT表示PMOS管的阈值电压，PMOS管传输0t信号结束，NMOS管传输0信号直到并联节点电平为地电平(0V)时才结束；当其控制变量为无效电平时，两个MOS管均截止，输出端为高阻状态ф，此时违反了约束条件，ф属于禁止状态；

设f的PMOS子网络和NMOS子网络的开关函数分别为 和 则以下结论等价：(1)该函数的负逻辑表达式之反，即该函数反函数的负逻辑表达式和该函数反函数的正逻辑表达式互为对偶式；

(2)该函数的PMOS子网络的开关函数和NMOS子网络的开关函数互为对偶函数；

(3)该函数的PMOS子网络和NMOS子网络互为对偶网络；

(4)该函数的开关级函数表达式为定理式4

0.5 0.5

对于函数f的变源传输串联PMOS管支路(x y )·[z]，令 表示积项所含该函数f＝1的电平信号组成的集合， 为积项 所含Z＝0的电压信号集合，若 则该支路可以无损失地传输不会产生U1电平信号；x、y、z表示积项 中的逻辑变量， 表示x和y的反变量；

0.5 0.5

对于函数f的变源传输串联NMOS支路( x y)·[z]，令 表示积项 所含该函数f＝0的电平信号组成的集合，{xy(z(1))}为积项(xy)所含Z＝1的电压信号集合，若{xy(z(1))}∩{xyz(f(0))}＝空集，则该支路可以无损失地传输 不会产生U2电平信号。

4.根据权利要求3所述的CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法，其特征在于：为了表示两条含源MOS管支路上传输的电压信号在其并联节点上的相互作用，定义并联节点上两个输入信号或受控信号的“线或”运算为式7：g为开关变量或开关函数；g1表示并联节点上第1个支路的开关变量；g2表示并联节点上第2个支路的开关变量；y1表示并联节点上第1个支路的输入信号；y2表示并联节点上第2个支路的输入信号，约束条件：当y1≠y2时， 否则，y1＝y2时，g1+g2＝U，当约束条件不满足时，并联节点上的两个输入信号的状态将发生冲突，形成低阻状态U或为高阻状态ф，在这两种情况下，输出信号变量的取值均不能确定，设定禁止。