1.一种高速动态比较器的电路，其特征在于，包括：包括输入管(1)、偏置管(2)、动态锁存电路(3)、重置管(4)及反相器(5)，所述反相器(5)包括反相器I1、反相器I2及反相器I3，其中，所述输入管(1)的信号输出端连接于偏置管(2)和动态锁存电路(3)之间，所述动态锁存电路(3)的输出端分别连接着反相器I1以及反相器I2的输入端，最后在所述反相器I1以及反相器I2的输出端产生比较器的输出结果；

所述输入管(1)在比较器比较阶段，将输入电压信号转换为电流信号，所述偏置管(2)在比较器比较阶段生成稳定的电流偏置，所述动态锁存电路(3)在比较器比较阶段将输入电流信号的差值扩大并转化为电压信号，所述重置管(4)在比较器重置状态将比较器输出电压置低位，所述反相器I1以及反相器I2将动态锁电路的电压信号取反输出并提供一个大负载能力，所述反相器I3在比较器重置状态提供一个电流释放通路到外部电路GND；

所述输入管(1)包括：NMOS管M1、NMOS管M2，所述偏置管(2)包括NMOS管M3、NMOS管M4，所述动态锁存电路(3)包括NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8，所述重置管(4)包括PMOS管M9、PMOS管M10、PMOS管M11，反相器(5)包括反相器I1、反相器I2以及反相器I3，其中NMOS管M1的源极分别与NMOS管M2的源极以及NMOS管M11的漏极相连，NMOS管M1的漏极分别与NMOS管M3的漏极以及NMOS管M5的源极相连，NMOS管M1的栅极与比较器的输入端IN+相连，NMOS管M2的漏极分别与NMOS管M4的漏极以及NMOS管M6的源极相连，NMOS管M2的栅极与比较器的输入端IN‑相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的栅极分别与NMOS管M4的栅极、PMOS管M9的栅极、PMOS管M10的栅极、反相器I3的输入端以及外部控制信号CLK相连，NMOS管M4的源极与外部地线GND相连,NMOS管M5的漏极分别与PMOS管M7的漏极、PMOS管M9的漏极、PMOS管M8的栅极、NMOS管M6的栅极以及反相器I1的输入端相连，NMOS管M5的栅极分别与NMOS管M6的漏极、PMOS管M8的漏极、PMOS管M10的漏极、PMOS管M7的栅极以及反相器I2的输入端相连，PMOS管M7的源极分别与PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极、PMOS管M7的衬底、PMOS管M8的衬底、PMOS管M9的衬底、PMOS管M10的衬底以及外部电源VDD相连，NMOS管M1的衬底分别与NMOS管M2的衬底、NMOS管M3的衬底、NMOS管M4的衬底、NMOS管M5的衬底、NMOS管M6的衬底、NMOS管M11的源极、NMOS管M11的衬底以及外部地线GND相连，反相器I1的输出端与比较器的输出端OUT+相连，反相器I2的输出端与比较器的输出端OUT‑相连，反相器I3的输出端与NMOS管M11的栅极。

2.根据权利要求1所述的一种高速动态比较器的电路，其特征在于，当CLK为低电位时，PMOS管M9、PMOS管M10以及NMOS管M11导通，NMOS管M3与NMOS管M4截止，比较器两端均输出低电位，实现重置功能；当CLK为高电位时，PMOS管M9、PMOS管M10以及NMOS管M11截止，NMOS管M3与NMOS管M4导通并提供一个较大的直流偏置，此时比较器两端输入不等的电压，分别通过NMOS管M1以及NMOS管M2，将电压放大并转换为电流；电流通过NMOS管M5、NMOS管M6、PMOS管M7以及PMOS管M8，再次扩大差值，并转换为电压，最后通过反向器I1以及反相器I2输出一个互补的电压信号，实现电压比较。

3.根据权利要求2所述的一种高速动态比较器的电路，其特征在于，当CLK为低电位时，比较器两端输出低电位；当CLK为高电位时，当比较器输入端IN+的电位高于输入端IN‑时，比较器输出端OUT+输出高电位，输出端OUT‑输出低电位，当比较器输入端IN‑的电位高于输入端IN+时，比较器输出端OUT‑输出高电位，输出端OUT+输出低电位；该比较器电路具有锁存功能，当比较器输出互补信号之后，在CLK的电位保持高电位不变的情况下，改变比较器输入端的信号，不会改变比较器的输出信号。