1.一种可控硅调光主动泄放控制电路，其特征在于，包括边沿检测电路单元(1)、整形及模数转换电路单元(2)、数字控制电路单元(3)、数模转换电路单元(4)及V-I转换及主动泄放电路单元(5)，所述边沿检测电路单元(1)、V-I转换及主动泄放电路单元(5)均与整流后的母线电压端口(6)连接；所述边沿检测电路单元(1)用于检测可控硅导通时母线电压的上升沿或下降沿，以输出微分信号，所述边沿检测电路单元(1)的输出端与整形及模数转换电路单元(2)的输入端连接；所述整形及模数转换电路单元(2)将所述微分信号转换为数字信号，所述整形及模数转换电路单元(2)的输出端与数字控制电路单元(3)的输入端连接；所述数字控制电路单元(3)根据所述数字信号产生相应泄放电路所需时序和幅度控制信号，所述数字控制电路单元(3)的输出端与数模转换电路单元(4)的输入端连接；所述数模转换电路单元(4)根据所述时序和幅度控制信号在相应的时间选择相应的控制电平信号，所述数模转换电路单元(4)的输出端与V-I转换及主动泄放电路单元(5)的输入端连接；所述V-I转换及主动泄放电路单元(5)输出受所述控制电平信号控制的主动泄放电流信号。2.根据权利要求1所述的主动泄放控制电路，其特征在于，所述V-I转换及主动泄放电路单元(5)包括放大器(51)、第一功率晶体管(52)和泄放电阻(53)，所述放大器(51)的同向输入端与所述数模转换电路单元(4)的输出端连接，所述放大器(51)的输出端与所述第一功率晶体管(52)的栅极连接，所述第一功率晶体管(52)的漏极与所述整流后的母线电压端口(6)连接，所述放大器(51)的反向输入端、第一功率晶体管(52)的源极均与所述泄放电阻(53)的一端连接，所述泄放电阻(53)的另一端接地。3.根据权利要求1所述的主动泄放控制电路，其特征在于，所述V-I转换及主动泄放电路单元(5)包括第二功率晶体管(54)，所述第二功率晶体管(54)的栅极与所述数模转换电路单元(4)的输出端连接，所述第二功率晶体管(54)的漏极与所述整流后的母线电压端口(6)连接，所述第二功率晶体管(54)的源极接地。4.根据权利要求2所述的主动泄放控制电路，其特征在于，所述边沿检测电路单元(1)包括JFET晶体管(11)、第一电容(12)、第一电阻(13)和第二电阻(14)，所述JFET晶体管(11)的栅极接地，所述JFET晶体管(11)的漏极与所述整流后的母线电压端口(6)连接，所述JFET晶体管(11)的源极与第一电容(12)、第一电阻(13)顺序连接，所述第一电阻(13)的下端接地；所述第二电阻(14)的上端接入偏置电压，所述第二电阻(14)的下端同时与第一电容(12)、第一电阻(13)之间的连接点及所述整形及模数转换电路单元(2)的输入端连接。5.根据权利要求3所述的主动泄放控制电路，其特征在于，所述边沿检测电路单元(1)包括第二电容(15)和第三电阻(16)，所述第二电容(15)的一端与所述整流后的母线电压端口(6)连接，另一端分别与第三电阻(16)的上端和整形及模数转换电路单元(2)的输入端连接，所述第三电阻(16)的下端接地。6.根据权利要求4所述的主动泄放控制电路，其特征在于，所述整形及模数转换电路单元(2)包括第一比较器(21)，所述第一比较器(21)的正向输入端与所述第二电阻(14)的下端连接，所述第一比较器(21)的反向输入端接入第一基准电压，所述第一比较器(21)的输

出端与所述数字控制电路单元(3)的输入端连接。7.根据权利要求5所述的主动泄放控制电路，其特征在于，所述整形及模数转换电路单元(2)包括第二比较器(22)，所述第二比较器(22)的反向输入端与所述第三电阻(16)的上端连接，所述第二比较器(22)的正向输入端接入第二基准电压，所述第二比较器(22)的输出端与所述数字控制电路单元(3)的输入端连接。8.根据权利要求6所述的主动泄放控制电路，其特征在于，所述数字控制电路单元(3)具有循环的初始状态、锁定状态、过渡状态和保持状态，对应不同的状态，所述数字控制电路单元(3)输出不同的幅度控制信号。9.根据权利要求7所述的主动泄放控制电路，其特征在于，所述数字控制电路单元(3)具有循环的初始状态、锁定状态和保持状态，对应不同的状态，所述数字控制电路单元(3)输出不同的幅度控制信号。10.根据权利要求8或9所述的主动泄放控制电路，其特征在于，所述数模转换电路单元(4)包括基准电源(41)、多个串联的分压电阻(42)及多个选择开关(43)，所述数模转换电路单元(4)根据所述数字控制电路单元(3)输出的幅度控制信号控制相应的选择开关(43)断开或闭合，以使所述数模转换电路单元(4)输出与时序状态对应的电平信号。