1.一种中断处理方法，其特征在于，应用于主芯片，包括：

在检测到从芯片通过中断线发送的搬运中断请求时，获取所述从芯片当前所有的中断请求，所述中断请求由所述从芯片的第一外设产生，每个所述中断请求均在所述主芯片上存在一个对应的中断子程序；

获取每个所述中断请求对应的中断子程序，并通过所述中断子程序处理对应的所述中断请求。

2.根据权利要求1所述的中断处理方法，其特征在于，所述获取所述从芯片当前所有的中断请求包括：读取所述从芯片第一中断寄存器当前的值，并写入所述主芯片的第二中断寄存器，以获取所述从芯片当前所有的中断请求；其中，所述第一中断寄器中存储有所述从芯片当前所有的中断请求。

3.根据权利要求1或2所述的中断处理方法，其特征在于，所述获取所述从芯片当前所有的中断请求包括：通过所述从芯片对应的搬运子程序，获取所述从芯片当前所有的中断请求。

4.根据权利要求2所述的中断处理方法，其特征在于，在所述通过所述中断子程序处理对应的所述中断请求后，或者在任意一个所述中断请求被处理完后，所述方法还包括：清除已处理的所述中断请求对应的第一外设的中断标志，所述第一中断寄存器的值随着所述第一外设的中断标志的清除同步调整。

5.根据权利要求4所述的中断处理方法，其特征在于，在所述清除已处理的所述中断请求对应的第一外设的中断标志后，所述方法还包括：将所述第二中断寄存器中对应所述中断标志的中断请求清除。

6.根据权利要求4所述的中断处理方法，其特征在于，在清除所述从芯片当前所有的中断请求对应的第一外设的中断标志之后，所述方法还包括：消除所述搬运中断请求。

7.根据权利要求5所述的中断处理方法，其特征在于，在将所述第二中断寄存器中对应所述中断标志的中断请求清除后，所述方法还包括：消除所述搬运中断请求。

8.根据权利要求1所述的中断处理方法，其特征在于，所述通过所述中断子程序处理对应的所述中断请求包括：对所述从芯片的所述中断请求、所述主芯片的第二外设产生的中断请求以及所述搬运中断请求进行优先级排序；

按照所述优先级从高到低的顺序，通过对应的中断子程序处理所述从芯片的所述中断请求、所述主芯片的第二外设产生的中断请求以及所述搬运中断请求；其中，所述搬运中断请求的优先级低于所述从芯片的所述中断请求的优先级。

9.一种中断处理方法，其特征在于，应用于从芯片，包括：

在所述从芯片的第一外设产生中断请求时，输出搬运中断请求至所述从芯片与主芯片之间的中断线，并将所述从芯片当前所有的中断请求集中，以供所述主芯片同时获取所有的中断请求。

10.根据权利要求9所述的中断处理方法，其特征在于，所述将所述从芯片当前所有的中断请求集中包括：将产生的所述中断请求均存入所述从芯片的第一中断寄存器。

11.一种从芯片，其特征在于，包括中断引脚输出模块及至少一个用于产生中断请求的第一外设；所述第一外设连接所述中断引脚输出模块；

所述第一外设用于在产生中断请求时，触发所述中断引脚输出模块输出搬运中断请求至所述从芯片与主芯片之间的中断线，且所述从芯片当前所有的中断请求集中，以供所述主芯片同时获取所有的中断请求，每个所述中断请求均在所述主芯片上存在一个对应的中断子程序。

12.根据权利要求11所述的从芯片，其特征在于，所述从芯片还包括第一中断寄存器；

所述第一外设连接所述第一中断寄存器；

所述第一外设还用于在产生中断请求时，将所述中断请求存入所述第一中断寄存器，以使所述从芯片当前所有的中断请求集中于所述第一中断寄存器中。

13.一种主芯片，其特征在于，包括中断控制器、MCU及中断检测模块；所述中断控制器分别连接所述MCU及所述中断检测模块；

所述中断检测模块用于在检测到中断线上存在从芯片发送的搬运中断请求时，将所述搬运中断请求发送给所述中断控制器；

所述中断控制器用于在接收到所述搬运中断请求时，向所述MCU发送中断请求获取通知；

所述MCU用于在接收到所述中断请求获取通知时，获取所述从芯片当前所有的中断请求，并获取每个所述中断请求对应的中断子程序，通过所述中断子程序处理对应的所述中断请求，所述中断请求由所述从芯片的第一外设产生，每个所述中断请求均在所述主芯片上存在一个对应的中断子程序。

14.根据权利要求13所述的主芯片，其特征在于，所述主芯片还包括第二中断寄存器；

所述MCU连接所述第二中断寄存器；

所述MCU具体用于读取所述从芯片第一中断寄存器当前的值，并写入所述主芯片的第二中断寄存器，以获取所述从芯片当前所有的中断请求；其中，所述第一中断寄器中存储有所述从芯片当前所有的中断请求。

15.根据权利要求13或14所述的主芯片，其特征在于，所述MCU具体用于通过所述从芯片对应的搬运子程序，获取所述从芯片当前所有的中断请求。

16.根据权利要求14所述的主芯片，其特征在于，所述MCU还用于清除已处理的所述中断请求对应的第一外设的中断标志，所述第一中断寄存器的值随着所述第一外设的中断标志的清除同步调整。

17.根据权利要求16所述的主芯片，其特征在于，所述主芯片还包括硬件清零模块，所述硬件清零模块连接所述第二中断寄存器；

所述硬件清零模块用于在检测到所述MCU清除已处理的所述中断请求对应的第一外设的中断标志时，将所述第二中断寄存器中对应所述中断标志的所述中断请求清除。

18.根据权利要求16或17所述的主芯片，其特征在于，

所述MCU还用于在清除所述从芯片当前所有的中断请求对应的第一外设的中断标志之后，消除所述搬运中断请求。

19.根据权利要求17所述的主芯片，其特征在于，所述MCU还用于在所述硬件清零模块将所述第二中断寄存器中对应所述中断标志的所述中断请求清除后，消除所述搬运中断请求。

20.根据权利要求13所述的主芯片，其特征在于，所述主芯片还包括至少一个用于产生中断请求的第二外设；所述第二外设连接所述中断控制器；

所述中断控制器还用于接收所述第二外设发送的中断请求，并对所述第二外设发送的中断请求、所述搬运中断请求及所述从芯片的所述中断请求进行优先级排序；

所述MCU具体用于按照所述优先级从高到低的顺序，通过对应的中断子程序处理所述从芯片的所述中断请求、所述主芯片的第二外设产生的中断请求以及所述搬运中断请求；

其中，所述搬运中断请求的优先级低于所述从芯片的所述中断请求的优先级。

21.一种多芯片系统，其特征在于，包括如权利要求13至20中任意一项所述的主芯片及至少一个如权利要求11或12所述的从芯片；

每个所述从芯片与所述主芯片之间连接有中断线，且每个所述从芯片上设有一第一通信接口，所述主芯片上设有至少一个第二通信接口，每个所述第一通信接口对应连接一个所述第二通信接口。