1.一种任意波形发生器系统，包括中央处理器（1）、波形数据存储器（2）、高速DA转换器（3），其特征在于，所述波形数据存储器（2）连接高速DA转换器（3），波形数据存储器（2）还分别经数据总线（4）、地址总线（5）、控制总线（6）与中央处理器（1）连接，地址总线（5）上设有地址总线驱动器（9），所述波形数据存储器（2）还经计数总线驱动器（8）连接可进行时钟输入的计数器（7），计数总线驱动器（8）经非门（10）连接地址总线驱动器（9），所述中央处理器（1）读写控制连接计数总线驱动器（8）、地址总线驱动器（9）。

2.根据权利要求1所述的一种任意波形发生器系统，其特征在于，所述波形数据存储器（2）采用的是IS61LV25616，包含256K的存储单元，具有高速的数据存储功能。

3.根据权利要求1所述的一种任意波形发生器系统，其特征在于，所述计数器（7）接入高频时钟信号作用于计数器产生编码信号，作为读取波形数据存储器（2）的地址；在读取波形数据存储器（2）的数据时，与计数器（7）相接的计数总线驱动器（8）切换到编码信号产生的地址信号，实现对其的高速寻址从而读取数据；由于时钟驱动读取波形数据不需要中央处理器（1）参与，当输入时钟很高时，可获得很高的波形输出频率。

4.根据权利要求1所述的一种任意波形发生器系统，其特征在于，所述地址总线驱动器（9）、计数总线驱动器（8）均采用74LVC245总线驱动器，地址总线驱动器（9）的A端接中央处理器（1）的地址总线（5），计数总线驱动器（8）的A端接计数器（7）的编码输出端，B端均接波形数据存储器（2）的地址线，采用非门（10）将地址总线驱动器（9）、计数总线驱动器（8）的使能端相连，故地址总线驱动器（8）、计数总线驱动器（8）的使能端总是相反，有效地的避免了写数据和读数据时产生地址冲突问题；若任意波形数据单元数超过256个，可扩展更多的

74LVC245来扩展地址数。

5.根据权利要求1所述的一种任意波形发生器系统，其特征在于，所述高速DA转换器（3）采用的是DAC904E并行DA转换模块，DA转换时钟可同时采用外接入的高频时钟，保持读取与转换同步。