欢迎来到知嘟嘟! 联系电话:13095918853 卖家免费入驻,海量在线求购! 卖家免费入驻,海量在线求购!
知嘟嘟
我要发布
联系电话:13095918853
知嘟嘟经纪人
收藏
专利号: 2019102197549
申请人: 重庆邮电大学
专利类型:发明专利
专利状态:已下证
专利领域: 测量;测试
更新日期:2024-02-26
缴费截止日期: 暂无
价格&联系人
年费信息
委托购买

摘要:

权利要求书:

1.一种应用于输出缓冲器工艺角补偿的探测编码电路,其特征在于,包括:包括工艺角探测电路、编码电路、逻辑控制电路,所述工艺角探测电路和编码电路相连接,所述编码电路和逻辑控制电路相连接,所述工艺角探测电路用于探测P/N型场效应晶体管的工艺角并输出电压曲线,编码电路用于将探测电路输出与偏置电压同时比较得到两组2位的编码逻辑信号,通过脉冲信号进行锁存,逻辑控制电路用于通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3,其中,所述工艺角探测电路包括输入控制信号RST、PMOS(P型场效应晶体管)工艺角探测电路及NMOS(N型场效应晶体管)工艺角探测电路,所述PMOS工艺角探测电路包括非门、4个P型场效应晶体管PM1-PM4、输出信号PCout,所述NMOS工艺角探测电路包括4个N型场效应晶体管NM1-NM4、输出信号NCout,所述工艺角探测电路输入信号RST连接PM3、NM3的栅端,同时通过非门连接PM1、PM2和NM1、NM2的栅端;PM1的漏端连接PM3的源端、PM4的栅端,NM1的漏端连接NM3的源端、NM4的栅端,PM2的漏端连接PM4的源端同时产生输出电压信号Pcout,NM2的漏端连接NM4的源端同时产生输出电压信号Ncout,PM1、PM2的源端和NM1、NM2的漏端接VDD,PM3、PM4的漏端和NM3、NM4的源端接GND,所述输出信号PCout连接所述编码电路比较器VP1、VP2的正向端;所述输出信号NCout连接编码电路比较器VN1、VN2的反向端;

所述编码电路包括4个相同比较器和D触发器,比较器VP1、VP2的反向端连接PMOS偏置参考电压Vbias提供的两个偏置电压,比较器VN1、VN2的正向端连接NMOS偏置参考电压Vbias提供的两个偏置电压,四个比较器的输出端分别连接四个触发器的D端,触发器的时钟信号CLK由输入信号脉冲电压信号Vpulse触发锁存VP1、VP2、VN1、VN2;

所述逻辑控制电路由6个与门和3个非门构成,其中,与门PC1、PC2、NC1、NC2的一个输入端分别连接四个D触发器的Q端,PC3、NC3的一个输入端连接VDD电压。传输信号DOUT连接与门PC1—PC3的输入端,DOUT信号经过三个非门连接NC1—NC3的输入端。

2.根据权利要求1所述的应用于输出缓冲器工艺角补偿的探测编码电路,其特征在于,所述工艺角探测电路产生P/N MOS的工艺角电压曲线PCout、NCout,所述编码电路将PCout、NCout与偏置电压比较产生两组2位数字逻辑信号并通过Vpulse锁存,所述逻辑控制电路通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3。

3.根据权利要求1所述的应用于输出缓冲器工艺角补偿的探测编码电路,其特征在于,所述编码电路PMOS Vbias在低于SS corner最慢工艺偏差100℃同时高于TT corner均值工艺偏差0℃、低于TT corner 100℃同时高于FF最快工艺偏差corner 0℃选取两个电压值作为偏置电压,NMOS Vbias在低于FF corner最快工艺偏差0℃同时高于TT corner均值工艺偏差100℃、低于TT corner 0℃同时高于SS最快工艺偏差corner 100℃选取两个电压值作为偏置电压。比较器将PCout、NCout与偏置电压P/NMOS Vbias比较产生两组2位逻辑信号,在对应的时刻通过脉冲信号Vpulse锁存逻辑信号。

4.根据权利要求3所述的应用于输出缓冲器工艺角补偿的探测编码电路,其特征在于,所述编码电路在温度0℃—100℃、0.9*VDD—1.1*VDD任一范围内均可实现正确的编码,通过逻辑控制电路逻辑组合传输信号DOUT、锁存信号、VDD产生两组3位逻辑信号;在SS工艺角下,PC1—PC3、NC1—NC3控制的MOS管导通,将输出信号的Slew rate压摆率推到TT工艺角的对应值,同理在FF工艺角下,只有PC1、NC1控制的MOS导通,将输出信号的Slew rate降到TT工艺角的对应值,通过将Slew rate值稳定在TT工艺角对应的范围内达到工艺角补偿的目的。

5.根据权利要求1-4之一所述的应用于输出缓冲器工艺角补偿的探测编码电路,其特征在于,所述逻辑控制电路通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号PC1—PC3、NC1—NC3。逻辑控制电路由6个与门和3个非门构成,其中,与门PC1、PC2、NC1、NC2的一个输入端分别连接四个D触发器的Q端,PC3、NC3的一个输入端连接VDD电压。传输信号DOUT连接与门PC1—PC3的输入端,DOUT信号经过三个非门连接NC1—NC3的输入端。

PC3、NC3的一个输入端连接VDD的原因在于每一种工艺角对应下输出级PMOS都有一个开启,所以在编码电路中只需产生2位的逻辑信号,与非门传输信号不同的是PC1—PC3还需经过电平转换才能给输出级PMOS管提供偏置电压,所以在NC1—NC3的输入端加入非门,保证在DOUT传输时只有一种MOS管处于导通状态。