1.一种基于4‑Booth编码的低功耗乘法器，其特征在于，包括由至少两个编码器并联组成的编码器组，所述编码器组的输入端连接有位选择器，所述位选择器的输入端分别与乘数输入端口、被乘数输入端口连接，所述位选择器的输入端与乘数输入端口、被乘数输入端口之间分别连接有第一Power gating 开关，所述第一Power gating 开关用于根据输入的乘数或被乘数是否为零而开通或关闭电路，所述编码器组控制补码信号输出部分积，所述编码器组的输出端通过第二Power gating 开关与压缩器的输入端连接，所述第二Power gating根据编码器组生成部分积的最大延迟开通电路，所述压缩器的输出端通过第三Power gating 开关与超前进位加法器的输入端连接，所述第三Power gating 开关用以接收压缩器最终输出的伪和、进位信号而开通电路，所述超前进位加法器的输出端输出被乘数与乘数的乘积。

2.如权利要求1所述的一种基于4‑Booth编码的低功耗乘法器，其特征在于，所述编码器具有三个数据输入端，每个所述编码器的三个数据输入端均与所述位选择器的输出端连接，每个所述编码器的输出端均与第二Power gating 开关连接。

3.如权利要求1所述的一种基于4‑Booth编码的低功耗乘法器，其特征在于，所述编码器逻辑电路包括三输入与门，所述三输入与门的三个输入端为编码器的输入端，所述三输入与门的输出端与保留进位加法器的输入端连接，所述三输入与门的三个输入端通过寄存器Ⅰ与所述保留进位加法器的输入端连接，所述寄存器Ⅰ输出位选择器输出信号对应的Ei，所述保留进位加法器的伪和信号输出端与寄存器Ⅱ的输入端连接，所述寄存器Ⅱ的输出端与移位寄存器的输入端连接，所述移位寄存器输出部分积，所述三输入与门的输出端与所述移位寄存器之间连接有控制补码参与电路，所述控制补码参与电路用以控制补码参与部分积的形成。

4.如权利要求3所述的一种基于4‑Booth编码的低功耗乘法器，其特征在于，所述控制补码参与电路包括寄存器Ⅲ，所述寄存器Ⅲ与所述三输入与门的输出端之间连接有反相器，所述反相器的输入端与所述三输入与门的输出端连接，所述寄存器Ⅲ的输出端通过二选一选择器与所述移位寄存器的输入端连接，所述二选一选择器连接有第四power gating开关，所述第四power gating开关还通过补码电路与所述二选一选择器连接，所述补码电路产生用到补码计算的部分积，所述第四power gating开关用以控制补码电路的开通和选通。

5.如权利要求1所述的一种基于4‑Booth编码的低功耗乘法器，其特征在于，所述压缩器采用多个保留进位加法器构成的华莱士树形压缩器，所述华莱士树形压缩器中每级压缩电路连接有第五power gating开关，所述第五power gating开关用以控制本级压缩电路的开通与关断，每级所述第五power gating开关均与下一级所述第五power gating开关串联，每级所述第五power gating开关通过本级压缩电路的最大计算时延来控制下一级第五power gating开关的开通，所述华莱士树形压缩器中每个保留进位加法器均连接有第六power gating开关，所述第六power gating开关用以控制保留进位加法器的开通与关断。