1.一种基于冻结比特对的极化码编码方法，其特征在于：步骤1、定义：当相邻两个发送冻结比特的子信道的序号满足2β和2β+1的关系时，所述相邻两个比特位为冻结比特对；β是自然数，并且β≤(N‑2)/2；

k+1 k+1 k+1

当多个相邻的发送冻结比特的子信道的序号满足2 β，2 β+1，…2 (β+1)‑1的关系k k+1

时，所述多个相邻的比特位为2个连续相邻冻结比特对，其中k是自然数，且2 (β+1)≤N，Nn

为码长，且N＝2，其中n为自然数；

j

步骤2、根据信道极化理论，将码长N平均划分为2 个子区间，其中j为自然数，且j≤log2N；

步骤3、对每个子区间中所有信道的信道容量进行评估，若任意第s个子区间中所有信道的信道容量总和≤ 则将第s个子区间作为发送冻结比特位的冻结区j‑1

间，且第s个子区间内有N/2 个连续相邻冻结比特对；否则，将第s个子区间作为非冻结区间；其中， 为信道极化后所有子区间中第i个信道的信道容量，i＝0,1,2，…,N‑1，sj

＝1,2,…,2；

步骤4、设置信息比特位的数量为K，K为正整数；若K远小于非冻结区间中信道的总数量，则执行步骤5；否则，返回步骤2中调整j的大小，并重新划分子区间；

步骤5、选取所述非冻结区间中信道容量最大的K个信道作为信息比特位信道，将所述非冻结区间中剩余的信道作为冻结比特位信道；

步骤6、根据所述码长N，确定交换信道数量f；

从所述非冻结区间中选择信道容量较大的前f个冻结比特位信道和信道容量较小的前f个信息比特位信道进行互相交换，从而得到若干个新的冻结比特对和连续相邻冻结比特对；

步骤7、从所述非冻结区间中选择信道容量较小的w个信息比特位信道，并从所述w个信道容量较小的信息比特位信道中，将与冻结比特位信道相邻的，且满足2β和2β+1关系的信道换成冻结比特位信道；从而再次得到若干个新的冻结比特对和连续相邻冻结比特对；

步骤8、在信息比特位信道上设置待发送的信息比特序列，将所述待发送的信息比特序列与所有子区间中的冻结比特位共同构成N位的初始待发送序列；将所述初始待发送序列与生成矩阵做矩阵运算，从而得到编码后的序列。

2.一种基于冻结比特对的极化码串行抵消译码方法，其特征是按如下步骤进行：步骤1、设置控制状态查找表，所述控制状态查找表中包含N/2个控制状态，且每个控制n

状态用 位二进制来控制；N为码长，且N＝2 ，其中n为自然数；

步骤2、令每个控制状态对应两个待译码的比特位，若两个待译码的比特位是冻结比特对，则删除相应的控制状态，否则，保留相应的控制状态，从而得到化简后的控制状态查找表，所述化简后的控制状态查找表中包含M个控制状态，M为正整数且小于等于N/2；

所述冻结比特对是序号满足2β和2β+1的关系的相邻两个比特位；β是自然数，并且β≤(N‑2)/2；

步骤3、获取带噪信号序列为{y0,y1,…,yi,…,yN‑1}，使用高斯近似法计算所述带噪信号序列为{y0,y1,…,yi,…,yN‑1}的初始似然比序列{L0,L1,…,Li,…,LN‑1}；其中，yi为第i个带噪信号；Li为第i个带噪信号yi的初始似然比；i＝0,1,2,…,N‑1；

步骤4、定义当前控制状态为t，定义第t个控制状态下的当前迭代次数为r；

步骤5、定义第t个控制状态下的n‑1个部分和项分别为 其中， 表示第t个控制状态下的第ε个部分和项，且第t个控制状态下的第ε个部分和项 的二进制位宽为N/2；ε＝1,2,…,n‑1；

定义第t个控制状态下的n‑1个二进制位分别为 其中， 表示第t个控制状态下的第ε个二进制位；

步骤6、初始化t＝1；当t＝1时，初始化 均为0；

步骤7、初始化r＝1；

步骤8、初始化ε＝1；

步骤9、所述化简后的控制状态 查找表中的第t个控制状态下的第ε位 控制所述初始似然比序列{L0,L1,…,Li,…,LN‑1}和第t个控制状态下的第ε个部分和项 进行第r次迭代的MPE计算，得到第t个控制状态下的第r次迭代的似然比；

步骤10、令第t个控制状态下的第ε+1位 控制第r次迭代的似然比以及第ε+1个部分和项 进行第r+1次迭代的MPE计算，得到第t个控制状态下的第r+1次迭代的似然比；

步骤11、将ε+1赋值给ε；并将r+1赋值给r后，判断r＝n是否成立，若成立，则表示得到第t个控制状态下的第n次迭代的似然比，并对所述第t个控制状态下的第n次的似然比进行译码判决，得到第t个控制状态下所对应的两个比特位并作为第t个控制状态下的译码结果；

对所述第t个控制状态下的译码结果进行部分和项计算得到第t+1个控制状态下的n‑1个部分和项 再执行步骤12；否则，返回步骤10执行；

步骤12、将t+1赋值给t，并判断t>M是否成立，若成立，则表示译码完成，得到2M个比特位；否则，返回步骤7。

3.一种基于冻结比特对的极化码串行抵消译码电路，其特征包括：初始似然值预处理模块、控制状态模块、部分和项计算模块和MPE计算网络模块；

所述初始似然值预处理模块包括：初始似然比计算模块和比特翻转模块；

所述MPE计算网络模块包括：n级MPE计算子模块和似然值判决模块，其中，n＝log2 N；

所述初始似然比计算模块接收信道发送的带噪信号{y0,y1,…,yi,…,yN‑1}，并使用高斯近似法计算出初始似然比序列{L0,L1,…,Li,…,LN‑1}；其中，yi为第i个带噪信号；Li为第in

个带噪信号yi的初始似然比；i＝0,1,2,…,N‑1；N为码长，且N＝2，其中n为自然数；

所述比特翻转模块将所述初始似然比序列{L0,L1,…,Li,…,LN‑1}进行比特翻转操作，得到翻转后的初始似然比序列{L′0,L′1,…,L′i,…,L′N‑1}；其中，L′i为翻转后的第i个初始似然比；

所述控制状态模块根据码长N、信息比特位数量和冻结比特对数量设置控制状态查找表；所述控制状态查找表的控制状态的数量为M，且每个控制状态的二进制位宽为n‑1，其中M≤N/2；

所述控制状态 模块在第t个控制状态下输出n‑1个二进制位 给所述MPE计算网络模块；其中，第t个控制状态下第ε个二进制位 输入到第n‑ε级MPE计算子模块；

所述n级MPE计算子模块在n‑1个二进制位 的控制下对所述翻转后的初始似然比序列{L′0,L′1,…,L′i,…,L′N‑1}进行n次迭代运算，得到第t个控制状态下的第n次的似然比；

所述似然值判决模块对所述第t个控制状态下的第n次似然比进行译码判决，得到第t个控制状态下所对应的两个比特位并作为第t个控制状态下的译码结果；

所述部分和项计算模块对所述第t个控制状态下的译码结果进行部分和项计算，得到第t+1个控制状态下的n‑1个部分和项 并输入到第n‑ε级MPE计算子模块，其中 表示第t+1个控制状态下的第ε个部分和项；且第t+1个控制状态下的第ε个部分和项 的二进制位宽为N/2；

所述第n‑ε级MPE计算子模块在第t个控制状态下的第ε个二进制位 控制下对初始似然比序列{L′0,L′1,…,L′i,…,L′N‑1}和第t个控制状态下的第ε个部分和项 进行第r次迭代的MPE计算，得到第t个控制状态下的第r次迭代的似然比并输入到第n‑ε‑1级MPE计算子模块；

所述第n‑ε‑1级MPE计算子模块在第t个控制状态下的第ε+1位 控制下对第r次迭代的似然比以及第ε+1个部分和项 进行第r+1次迭代的MPE计算，得到第t个控制状态下的第r+1次迭代的似然比，并输入到第0级MPE计算子模块进行处理，得到第n次迭代的似然比提供给所述似然值判决模块；其中r＝ε；ε＝1,2,…,n‑1，t＝1,2,…,M。