1.一种双向增强型栅控可控硅静电保护器件，其特征在于：包括衬底P-Sub，衬底P-Sub上设有NBL区，NBL区上从左至右依次设有第一DN-Well区、第一P-EPI区、第二DN-Well区、第二P-EPI区、第三DN-Well区；

所述第一P-EPI区中设有第一P-Well区，第一P-Well区中从左至右依次设有第一场氧隔离区、第一P+注入区、第二场氧隔离区、第一N+注入区、第一多晶硅栅；

所述第二DN-Well区中设有N-Well区，N-Well区中从左至右依次设有第三场氧隔离区、第二N+注入区、第四场氧隔离区、第三N+注入区、第五场氧隔离区；

所述第二P-EPI区中设有第二P-Well区，第二P-Well区中从左至右依次设有第二多晶硅栅、第四N+注入区、第六场氧隔离区、第二P+注入区、第七场氧隔离区；

所述第一P+注入区、第一N+注入区、第一多晶硅栅连接在一起引出作为器件阴极；所述第二多晶硅栅、第四N+注入区、第二P+注入区连接在一起引出作为器件阳极。

2.根据权利要求1所述的双向增强型栅控可控硅静电保护器件，其特征在于：所述第一场氧隔离区的左侧与第一DN-Well区的左侧边缘相连接，所述第一场氧隔离区的右侧与所述第一P+注入区的左侧相连接，所述第一P+注入区的右侧与所述第二场氧隔离区的左侧相连接，第二场氧隔离区的右侧与所述第一N+注入区的左侧相连接，所述第一N+注入区的右侧与所述第一多晶硅栅的左侧相连接，第一多晶硅栅的右侧与第一P-Well区右侧边缘平齐。

3.根据权利要求2所述的双向增强型栅控可控硅静电保护器件，其特征在于：所述第三场氧隔离区的左侧与所述第一多晶硅栅的右侧相连接，所述第三场氧隔离区的右侧与所述第二N+注入区的左侧相连接，所述第二N+注入区的右侧与所述第四场氧隔离区的左侧相连接，所述第四场氧隔离区的右侧与所述第三N+注入区的左侧相连接，所述第三N+注入区的右侧与所述第五场氧隔离区的左侧相连接，所述第五场氧隔离区的右侧与第二P-Well区左侧边缘连接。

4.根据权利要求3所述的双向增强型栅控可控硅静电保护器件，其特征在于：所述第二多晶硅栅的左侧与所述第二P-Well区左侧边缘平齐，所述第二多晶硅栅的右侧与所述第四N+注入区的左侧相连接，所述第四N+注入区的右侧与所述第六场氧隔离区的左侧相连接，所述第六场氧隔离区的右侧与所述第二P+注入区的左侧相连接，所述第二P+注入区的右侧与所述第七场氧隔离区的左侧相连接，所述第七场氧隔离区的右侧与所述第三DN-Well区的右侧边缘相连接。

5.根据权利要求4所述的双向增强型栅控可控硅静电保护器件，其特征在于：所述第一P-Well区中的第一多晶硅栅和第二P-Well区中的第二多晶硅栅构成增强型栅控结构，所述增强型栅控结构在器件阳极产生竖直向下的电场力，在器件阴极产生竖直向上的电场力，电场力方向始终与电流导通方向一致，从而促进器件中的载流子移动，提高器件结构的失效电流。

6.根据权利要求5所述的双向增强型栅控可控硅静电保护器件，其特征在于：在高压环境下，当高压正向ESD电流脉冲应力来到器件阳极，器件阴极接地电位时，所述第一N+注入区、第一P-Well区、N-Well区构成纵向NPN2三极管结构，同时所述第一P-Well区、N-Well区、第二P+注入区构成横向PNP三极管结构Ⅰ，横向PNP三极管结构Ⅰ的基极与纵向NPN2三极管结构的集电极通过所述N-Well区的寄生电阻相连接，而纵向NPN2三极管结构的基极与横向PNP三极管结构Ⅰ的集电极通过所述第一P-Well区的寄生电阻相连接，即所述的横向PNP三极管结构Ⅰ和所述的纵向NPN2三极管结构形成了可控硅结构。

7.根据权利要求5所述的双向增强型栅控可控硅静电保护器件，其特征在于：在高压环境下，当高压反向ESD电流脉冲应力来到器件阳极，器件阴极接地电位时，所述第四N+注入区、第二P-Well区和N-Well区构成纵向NPN1三极管结构，同时第二P-Well区、N-Well区和第一P+注入区构成横向PNP三极管结构Ⅱ，横向PNP三极管结构Ⅱ的基极与纵向NPN1三极管结构的集电极通过所述N-Well区的寄生电阻相连接，而纵向NPN1三极管结构的基极与横向PNP三极管结构Ⅱ的集电极通过第二P-Well区的寄生电阻相连接，即所述的横向PNP三极管结构Ⅱ和所述的纵向NPN1三极管结构形成了可控硅结构。

8.一种根据权利要求1-7中任一项所述的双向增强型栅控可控硅静电保护器件的制作方法，包括以下步骤：

步骤一：在衬底P-Sub上形成NBL区；

步骤二；在NBL区上从左至右依次形成第一DN-Well区、第一P-EPI区、第二DN-Well区、第二P-EPI区、第三DN-Well区；

步骤三：通过光刻，形成第一至第七场氧隔离区；

步骤四：通过光刻，在第一P-EPI区中形成第一P-Well区，在第二P-EPI区中形成第二P-Well区，在第二DN-Well区中形成N-Well区；

步骤五：在第一P-Well区中形成第一多晶硅栅，在第二P-Well区中形成第二多晶硅栅；

步骤六：通过光刻，在第一P-Well区中形成第一P+注入区，在第二P-Well区中形成第二P+注入区；

步骤七：通过光刻，在第一P-Well区中形成第一N+注入区，在第二DN-Well区中形成第二N+注入区和第三N+注入区，在第二P-Well区中形成第四N+注入区。