1.一种电容型逐次逼近型模数转换器，所述转换器包括：电容阵列，采样电路，比较器、SAR逻辑控制和寄存器电路；其特征在于：所述电容阵列包括正端电容阵列和负端电容阵列；所述正端电容阵列由首组电容和N组电容值为2i-2C0的电容按二进制递增排列组成，其中所述首组电容由C0/2和C0/2和并联组成，N组中的每组电容由两个电容值相同的电容Cpai和Cpbi组成，其中，i是自然数，其取值范围[1,N]；

所述负端电容阵列由首组电容和N组电容值为2i-2C0的电容按二进制递增排列组成，其中所述首组电容由C0/2和C0/2和并联组成，N组中的每组电容由两个电容值相同的电容Cnai和Cnbi组成，其中，i是自然数，其取值范围[1,N]；

所述Cpai的下极板连接至GND，所述Cpbi的下极板连接至Vref；所述Cnai的下极板连接至Vref，所述Cnbi的下极板连接至GND；其中所述Vref是高电平参考电压，所述GND是低电平参考电压。

2.根据权利要求1所述的转换器，其特征在于：所述比较器为分时工作比较器，所述分时工作比较器包括全差分动态比较器和静态预防大比较器。

3.根据权利要求2所述的转换器，其特征在于：所述电容阵列具体为12-bit的电容阵列，所述全差分动态比较器比较前7-bit的输出电压，所述静态预防大比较器比较后5-bit的输出电压。

4.根据权利要求1所述的转换器，其特征在于：所述比较器为分时工作比较器，所述分时工作比较器包括：双尾电流全动态比较器、静态预放大器和锁存比较器级联构成的静态预放大比较器。

5.根据权利要求4所述的转换器，其特征在于：所述电容阵列具体为12-bit的电容阵列，所述双尾电流全动态比较器比较前7-bit的输出电压，所述静态预放大比较器比较后5-bit的输出电压。

6.一种电容型逐次逼近型模数转换器，所述转换器包括：电容阵列，采样电路，比较器、SAR逻辑控制和寄存器电路；其特征在于：所述比较器为分时工作比较器，所述分时工作比较器包括全差分动态比较器和静态预防大比较器；

所述电容阵列具体为12-bit的电容阵列，所述全差分动态比较器比较前7-bit的输出电压，所述静态预防大比较器比较后5-bit的输出电压。

7.根据权利要求6所述的转换器，其特征在于：所述前7-bit电容阵列和所述后5-bit电容阵列分别包括正端电容阵列和负端电容阵列；所述正端电容阵列由首组电容和N组电容值为2i-2C0的电容按二进制递增排列组成，其中所述首组电容由C0/2和C0/2和并联组成，N组中的每组电容由两个电容值相同的电容Cpai和Cpbi组成，其中，i是自然数，其取值范围[1,N]，所述前7-bit电容阵列中的N为6，所述后5-bit电容阵列中的N为4；

所述负端电容阵列由首组电容和N组电容值为2i-2C0的电容按二进制递增排列组成，其中所述首组电容由C0/2和C0/2和并联组成，N组中的每组电容由两个电容值相同的电容Cnai和Cnbi组成，其中，i是自然数，其取值范围[1,N]；

所述Cpai的下极板连接至GND，所述Cpbi的下极板连接至Vref；所述Cnai的下极板连接至Vref，所述Cnbi的下极板连接至GND；其中所述Vref是高电平参考电压，所述GND是低电平参考电压。

8.一种电容型逐次逼近型模数转换器，所述转换器包括：电容阵列，采样电路，比较器、SAR逻辑控制和寄存器电路；其特征在于：所述比较器为分时工作比较器，所述分时工作比较器包括：双尾电流全动态比较器、静态预放大器和锁存比较器级联的结构；

所述电容阵列具体为12-bit的电容阵列，所述双尾电流全动态比较器比较前7-bit的输出电压，所述静态预放大器和锁存比较器级联的结构比较后5-bit的输出电压。

9.根据权利要求8所述的转换器，其特征在于：所述前7-bit电容阵列和所述后5-bit电容阵列分别包括正端电容阵列和负端电容阵列；所述正端电容阵列由首组电容和N组电容值为2i-2C0的电容按二进制递增排列组成，其中所述首组电容由C0/2和C0/2和并联组成，N组中的每组电容由两个电容值相同的电容Cpai和Cpbi组成，其中，i是自然数，其取值范围[1,N]，所述前7-bit电容阵列中的N为6，所述后5-bit电容阵列中的N为4；

i-2

所述负端电容阵列由首组电容和N组电容值为2 C0的电容按二进制递增排列组成，其中所述首组电容由C0/2和C0/2和并联组成，N组中的每组电容由两个电容值相同的电容Cnai和Cnbi组成，其中，i是自然数，其取值范围[1,N]；

所述Cpai的下极板连接至GND，所述Cpbi的下极板连接至Vref；所述Cnai的下极板连接至Vref，所述Cnbi的下极板连接至GND；其中所述Vref是高电平参考电压，所述GND是低电平参考电压。

10.利用权利要求1-5中任一转换器进行转换的方法，其特征在于：所述方法包括以下步骤：

采样步骤：所述正端电容阵列、所述正负端电容阵列的上极板分别接正负端输入信号Vinp和Vinn，所述正端电容阵列、所述正负端电容阵列的的下极板按初始状态连接；

比较步骤：直接比较所述正端电容阵列、所述正负端电容阵列的采样电压，就可以得到MSB的结果；

如果最高有效位MSB＝1，则次高位的Cpa电容下极板电平保持为GND，Cpb电容下极板电平由Vref切换至GND；次高位的Cna电容下极板电平保持为Vref，Cnb电容的下极板电平由GND切换至Vref；如果MSB＝0，则电容电平切换方向和MSB＝1时相反；

在开关电平切换完成后，通过所述比较器即可得到次高位的结果，以此类推，由高到低逐次得出N位的转换结果。

11.一种电容型逐次逼近型模数转换器，所述转换器包括：电容阵列，采样电路，比较器、SAR逻辑控制和寄存器电路；其特征在于：所述电容阵列包括正端电容阵列和负端电容阵列；所述正端电容阵列采用7+4分段式电容阵列结构，高位为7位电容阵列，低位为4位电容阵列；所述高位的7位电容阵列，电容值按二进制递增，第5～11位的电容由2C0递增到

128C0；所述低位的4位电容阵列，电容值按二进制递增，第1～4位的电容由2C0递增到16C0；

桥接电容值为C0，C0为单位电容值；第1～11位的电容由两个电容值相同的电容Cpai和Cpbi(i＝1～11)并联组成，电容下极板在电平Vref和GND之间进行切换；末尾为冗余位，由C0/2和C0/

2和并联组成，电容下极板电平分别固定连接至Vref和GND，不进行电平的切换；

所述负端电容阵列采用7+4分段式电容阵列结构，高位为7位电容阵列，低位为4位电容阵列；所述高位的7位电容阵列，电容值按二进制递增，第5～11位的电容由2C0递增到128C0；

所述低位的4位电容阵列，电容值按二进制递增，第1～4位的电容由2C0递增到16C0；桥接电容值为C0，C0为单位电容值；第1～11位的电容由两个电容值相同的电容Cnai和Cnbi(i＝1～

11)并联组成，电容下极板在电平Vref和GND之间进行切换；末尾为冗余位，由C0/2和C0/2和并联组成，电容下极板电平分别固定连接至GND和Vref，不进行电平的切换。

12.根据权利要求11所述的转换器，其特征在于：所述电容阵列的下极板通过开关连接至两个电平以进行电平切换，分别是高电平参考电压Vref和低电平地电压GND。初始状态时，正端电容阵列的Cpai(i＝11～1)电容下极板连接至GND，Cpbi(i＝11～1)电容下极板连接至Vref；负端电容阵列的Cnai(i＝11～1)电容下极板连接至Vref，Cnbi(i＝11～1)电容下极板连接至GND。