1.一种基于LDPC码的存储芯片容错装置，其特征在于，包括构建的数据存储体和存储容错装置，所述数据存储体采用纵向垂直集成法，以数片存储晶圆为单元，堆叠在一起构成一组三维堆叠式存储体，将多组存储体分区并排种植在存储晶圆表面，连接独立的地址总线和数据总线；所述存储容错装置集成在一个独立的容错/纠错晶圆上，容错/纠错晶圆置于多组三维堆叠式存储体之上，容错/纠错晶圆与三维堆叠式存储体之间由TSV控制通道和TSV读写通道相连；所述存储容错装置包括存储单元和容错单元，地址总线一路接存储单元内的数据阵列，另一路经存储单元的控制器后分别接存储单元内的数据阵列和容错单元的检测器，数据总线接存储单元内的数据阵列；容错单元中的检测器分别接校验阵列和纠错控制器，存储单元内的数据阵列和容错单元中的纠错控制器双向连接；

包括以下步骤：

步骤一、生成LDPC码校验信息：当某个Bank中有写入数据时，纠错控制器会读取到更新后的数据，并根据LDPC码编码器生成对应的校验信息存入到容错单元中；

步骤二、接收译码数据：

LDPC码纠错控制器周期性地分批从Bank中读取d位数据，从容错单元中读取相应的k位数据，构造长度为n＝d+k位硬判决信息，并初始化LDPC码Tanner图中变量节点；

步骤三、Two‑bit比特翻转译码：针对每个变量节点，若不满足校验方程的数目达到或翻转映射函数值时，该节点的值被翻转，否则保持不变；直至所有的校验节点都满足约束或达到最大迭代次数(Iter≥Itermax)；

步骤四、译码结果判决：

输出Two‑bit比特翻转译码结果，如果所有变量节点均满足校验方程，则译码成功，并转向3e)步；否则译码失败，结束本轮纠错任务；

步骤五、数据写回：

如果译码后的数据与初始化读入的数据不一致，说明存储体内保存的数据需要纠错；

通过纠错单元中检测控制器识别当前Bank是否有外埠系统或用户进行正常数据读写操作，采用随机避让策略等待；如果当前Bank处于读写空闲状态，则将纠错后的正常数据和校验数据进行写回。