1.X波段定标器射频单元频率源组件，其特征在于，所述频率源组件包括电源单元、控制单元、时钟单元、本振信号单元和发射校准信号单元，所述时钟单元输出两路信号分别到所述本振信号单元和发射校准信号单元，所述本振信号单元输出一路信号至所述发射校准信号单元，所述控制单元用于控制所述本振信号单元、发射校准信号单元和电源单元的工作，所述电源单元为所述频率源组件实现供电；所述电源单元包括EMI滤波器和低压差线性稳压器，所述EMI滤波器的输入端为所述电源单元的电压输入端，所述EMI滤波器的输出端连接所述低压差线性稳压器的输入端，所述低压差线性稳压器的输出端为电源单元的电压输出端。

2.根据权利要求1所述的X波段定标器射频单元频率源组件，其特征在于，所述时钟单元包括同步晶振单元和外同步时钟单元，所述同步晶振单元输出三路信号，其中两路信号分别输出至所述本振信号单元和发射校准信号单元，另一路信号输出至所述外同步时钟单元。

3.根据权利要求2所述的X波段定标器射频单元频率源组件，其特征在于，所述同步晶振单元包括第一鉴相器、第一低通滤波器、恒温晶体振荡器、第一分频器和第一功分器，所述第一鉴相器的第一输入端输入初始信号，所述第一鉴相器的输出端连接所述第一低通滤波器的输入端，所述第一低通滤波器的输出端连接所述恒温晶体振荡器的输入端，所述恒温晶体振荡器的第一输出端连接所述第一功分器的输入端，所述恒温晶体振荡器的第二输出端连接所述第一分频器的输入端，所述第一分频器的输出端连接所述第一鉴相器的第二输入端，所述第一功分器的第一输出端连接所述外同步时钟单元的输入端，所述第一功分器的第二输出端连接所述本振信号单元的输入端，所述第一功分器的第三输出端连接所述发射校准信号单元的输入端。

4.根据权利要求2所述的X波段定标器射频单元频率源组件，其特征在于，所述外同步时钟单元包括第一放大器、十倍分频器、第二放大器和第一带通滤波器，所述第一放大器的输入端为所述外同步时钟单元的输入端，所述第一放大器的输出端连接所述十倍分频器的输入端，所述十倍分频器的输出端连接所述第二放大器的输入端，所述第二放大器的输出端连接所述第一带通滤波器的输入端，所述第一带通滤波器的输出端为所述外同步时钟单元的输出端输出第一信号。

5.根据权利要求1所述的X波段定标器射频单元频率源组件，其特征在于，所述本振信号单元包括第二鉴相器、第二低通滤波器、压控振荡器、第二分频器和第二功分器，所述第二鉴相器的第一输入端为所述本振信号单元的输入端，所述第二鉴相器的输出端连接所述第二低通滤波器的输入端，所述第二低通滤波器的输出端连接所述压控振荡器的输入端，所述压控振荡器的第一输出端连接所述第二功分器的输入端，所述压控振荡器的第二输出端连接所述第二分频器的输入端，所述第二分频器的输出端连接所述第二鉴相器的第二输入端，所述第二功分器的输出端为所述本振信号单元的输出端，所述第二功分器包括第一输出端和第二输出端。

6.根据权利要求5所述的X波段定标器射频单元频率源组件，其特征在于，所述第二功分器的第一输出端输出第二信号，所述第二功分器的第二输出端输出第三信号，所述第二信号依次经过高隔离度开关、第三放大器、第二带通滤波器和第一隔离器后输出，所述第三信号经过第三带通滤波器后输出。

7.根据权利要求6所述的X波段定标器射频单元频率源组件，其特征在于，所述发射校准信号单元包括依次相连的第三鉴相器、第三低通滤波器、介质振荡器、DDS信号发生器、第四带通滤波器、第四放大器、二倍频器、第五带通滤波器、混频器、第六带通滤波器、第五放大器、稳幅器、第二隔离器、脉冲调制器、第三隔离器和耦合器，所述发射校准信号单元还包括第三分频器，所述第三分频器的输入端连接所述介质振荡器，所述第三分频器的输出端连接所述第三鉴相器，所述混频器的输入端输入所述第三信号。

8.根据权利要求1所述的X波段定标器射频单元频率源组件，其特征在于，所述控制单元采用FPGA芯片实现控制。

9.根据权利要求1所述的X波段定标器射频单元频率源组件，其特征在于，所述EMI滤波器的输出端为所述电源单元的电压输出端。