1.一种分段补偿的带隙基准电压源电路，其特征在于，包括：启动电路(1)、一阶带隙基准电压源电路(2)及温度分段补偿产生电路(3)，其中所述启动电路(1)的信号输出端接所述一阶带隙基准电压源电路(2)的启动信号输入端，所述一阶带隙基准电压源电路(2)的信号输出端分别接所述启动电路(1)的信号输入端以及所述温度分段补偿产生电路(3)的信号输入端，所述温度分段补偿产生电路(3)的信号输出端接所述一阶带隙基准电压源电路(2)的信号输入端；所述启动电路(1)为所述一阶带隙基准电压源电路(2)提供启动信号，所述一阶带隙基准电压源电路(2)用于产生一阶带隙基准电压并为所述温度分段补偿产生电路(3)提供偏置信号，所述温度分段补偿产生电路(3)的四种输出电流在电阻R4上产生的电压对所述一阶带隙基准电压源电路(2)产生的一阶带隙基准电压进行温度补偿。

2.根据权利要求1所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述启动电路(1)包括：PMOS管Ms1、PMOS管Ms2、PMOS管Ms3、PMOS管Ms4、PMOS管Ms5、NMOS管Ms6及NMOS管Ms7，其中PMOS管Ms5的源极与外部电源VDD相连，PMOS管Ms5的栅极分别与PMOS管Ms5的漏极以及PMOS管Ms4的源极相连，PMOS管Ms4的栅极分别与PMOS管Ms4的漏极以及PMOS管Ms3的源极相连，PMOS管Ms3的栅极分别与PMOS管Ms3的漏极、NMOS管Ms7的栅极、NMOS管Ms6的栅极以及NMOS管Ms2的漏极相连，NMOS管Ms2的源极与NMOS管Ms1的漏极相连，NMOS管Ms1的源极分别与NMOS管Ms6的源极以及外部地GND相连，NMOS管Ms7的源极与NMOS管Ms6的漏极相连。

3.根据权利要求1所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述一阶带隙基准电压源电路(1)包括：PMOS管M1、PMOS管M2、PMOS管M3、误差放大器A1、PNP型三极管Q1、PNP型三极管Q2、电阻R1、电阻R2、电阻R3、电阻R4及电阻R5，其中PMOS管M1的源极分别与PMOS管M2的源极、PMOS管M3的源极以及外部电源VDD相连，PMOS管M1的栅极分别与NMOS管Ms7的漏极、误差放大器A1的输出端、PMOS管M2的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M10的栅极、PMOS管M11的栅极以及PMOS管M13的栅极相连，PMOS管M1的漏极分别与误差放大器A1的反相输入端、PNP型三极管Q1的发射极以及电阻R1的一端相连，电阻R1的另一端分别与PNP型三极管Q1的基极、PNP型三极管Q1的集电极、PNP型三极管Q2的集电极、PNP型三极管Q2的基极、电阻R2的一端以及外部地GND相连，电阻R2的另一端分别与误差放大器A1的同相输入端、PMOS管M2的漏极以及电阻R3的一端相连，电阻R3的另一端与PNP型三极管Q2的发射极相连，PMOS管M3的漏极分别与带隙基准电压源电路输出端VREF、NMOS管Ms2的栅极、NMOS管Ms1的栅极以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M6的源极、PMOS管M7的漏极、NMOS管M12的源极、PMOS管M7的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地GND相连。

4.根据权利要求3所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述一阶带隙基准电压源电路(2)中，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PNP型三极管Q2的发射极面积是PNP型三极管Q1的N倍，电阻R1与电阻R2完全一样，且所有电阻采用同一材料；PMOS管M3与PMOS管M2具有相同的沟道宽长比，误差放大器A1的低频增益Ad有Ad>>1，则一阶温度补偿的带隙基准电压VREF1为 其中k为波尔兹曼常数，T为绝对温度，N为PNP型三极管Q2发射极面积与PNP型三极管Q1发射极面积之比，q为电子电荷量，VEB1为PNP性三极管Q1的发射极-基极电压，R2～R5分别为电阻R2～R5的阻值，在室温T0处通过优化电阻R2、电阻R4以及参数N能获得一阶带隙基准参考电压VREF1。

5.根据权利要求1-4之一所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述温度分段补偿产生电路(3)包括：PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、PNP型三极管Q3及PNP型三极管Q4，其中PMOS管M4的源极分别与PMOS管M5的源极、PMOS管M8的源极、PMOS管M10的源极、PMOS管M11的源极、PMOS管M13的源极以及外部电源VDD相连，PMOS管M4的漏极分别与NMOS管M6的栅极、PMOS管M7的栅极以及PNP型Q3的发射极相连，PNP型三极管Q3的基极分别与PNP型三极管Q3的集电极、PNP型三极管Q4的基极、PNP型三极管Q4的集电极、NMOS管M9的源极、NMOS管M15的源极以及外部地GND相连，PMOS管M5的漏极与NMOS管M6的漏极相连，PMOS管M8的漏极分别与PMOS管M7的源极、NMOS管M9的栅极以及NMOS管M9的漏极相连，PMOS管M10的漏极分别与NMOS管M12的栅极、PMOS管M14的栅极以及PNP型三极管Q4的发射极相连，PMOS管M11的漏极与NMOS管M12的漏极相连，PMOS管M13的漏极分别与PMOS管M14的源极、NMOS管M15的栅极以及NMOS管M15的漏极相连。

6.根据权利要求5所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述温度分段补偿产生电路(3)中，PMOS管M4的沟道宽长比是PMOS管M2的β1倍，PMOS管M10的沟道宽长比是PMOS管M2的β2倍，且β1<β2，PNP型三极管Q3与Q4完全一样，则PNP型三极管Q3的发射极-基极电压VEB3与PNP型三极管Q4的发射极-基极电压VEB4有VEB3Tr1温度区域工作在截止区，PMOS管M7在T>Tr3温度区域工作在饱和区以及在TT0；通过优化参数β2，使得NMOS管M12在TTr2温度区域工作在截止区，PMOS管M14在T>Tr4温度区域工作在饱和区以及在TTr3>T0；则NMOS管M6漏极电流I6在电阻R4上产生的电压VNL1为PMOS管M7漏极电流I7在电阻R4上产生的

电压VNL3为 NMOS管M12漏极电流I12在

电阻R4上产生的电压VNL2为 PMOS管M14漏极

电流I14在电阻R4上产生的电压VNL4为

其中μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)6为NMOS管M6的沟道宽长比，VA为节点A的电压，VTHn为NMOS管的阈值电压，μp为空穴迁移率，(W/L)7为PMOS管M7的沟道宽长比，VTHp为NMOS管的阈值电压，VGS9为NMOS管M9的栅源电压，(W/L)12为NMOS管M12的沟道宽长比，(W/L)14为PMOS管M14的沟道宽长比，VGS15为NMOS管M15的栅源电压，R4为电阻R4的阻值。

7.根据权利要求5所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述分段补偿的带隙基准电压源电路的输出电压VREF为VREF＝VREF1+(VNL1+VNL2+VNL3+VNL4)，其中VREF1为所述一阶带隙基准电压源电路(2)产生的一阶带隙基准参考电压，VNL1为NMOS管M6漏极电流I6在电阻R4上产生的电压，VNL3为PMOS管M7漏极电流I7在电阻R4上产生的电压，VNL2为NMOS管M12漏极电流I12在电阻R4上产生的电压，VNL4为PMOS管M14漏极电流I14在电阻R4上产生的电压，VREF1为一阶带隙基准电压，因子VNL1+VNL2+VNL3+VNL4补偿VREF1中温度高阶非线性，从而获得高阶温度补偿带隙基准电压VREF。