1.一种自补偿的电流舵电荷泵电路，其特征在于，包括：充/放电电流源补偿电路(1)及电荷泵核心电路(2)，其中所述充/放电电流源补偿电路(1)的信号输出端与所述电荷泵核心电路(2)的信号输入端相连，所述电荷泵核心电路(2)的信号输出端与所述充/放电电流源补偿电路(1)的信号输入端相连；所述充/放电电流源补偿电路(1)为所述电荷泵核心电路(2)的充/放电流源提供偏置信号以及电流补偿信号，所述电荷泵核心电路(2)为所述充/放电电流源补偿电路(1)提供偏置信号；

所述充/放电电流源补偿电路(1)包括：参考电流源Icp1、参考电流源Icp2、NMOS管Mn0、PMOS管Mp1、PMOS管Mp2、PMOS管Mp3、PMOS管Mp4、PMOS管Mp5、PMOS管Mp6、PMOS管Mp7、PMOS管Mp8、PMOS管Mp9、PMOS管Mp0、NMOS管Mn1、NMOS管Mn2、NMOS管Mn3、NMOS管Mn4、NMOS管Mn5、NMOS管Mn6、NMOS管Mn7、NMOS管Mn8、NMOS管Mn9、NMOS管M1、NMOS管M2、PMOS管M3及PMOS管M4，其中PMOS管Mp9的源极与外部电源VDD相连,PMOS管Mp9的栅极分别与PMOS管Mp9的漏极以及PMOS管Mp8的源极相连，PMOS管Mp8的栅极分别与PMOS管Mp8的漏极以及PMOS管Mp7的源极相连，PMOS管Mp7的栅极分别与PMOS管Mp7的漏极以及PMOS管Mp6的源极相连，PMOS管Mp6的栅极分别与PMOS管Mp6的漏极以及PMOS管Mp5的源极相连，PMOS管Mp5的栅极分别与PMOS管Mp5的漏极以及PMOS管Mp4的源极相连，PMOS管Mp4的栅极分别与NMOS管Mn0的栅极以及电荷泵的输出端Vout相连，PMOS管Mp4的漏极分别与NMOS管Mn0的漏极以及PMOS管Mp3的栅极相连，NMOS管Mn0的源极分别与PMOS管Mp3的漏极、NMOS管M2的源极、NMOS管Mn1的源极以及外部地GND相连，参考电流源Icp1的一端分别与PMOS管Mp1的源极、PMOS管M3的源极以及外部电源VDD相连，参考电流源Icp1的另一端分别与PMOS管Mp2的漏极、NMOS管M1的漏极、NMOS管M2的栅极、NMOS管M8的栅极、NMOS管M14的栅极以及NMOS管M23的栅极相连，NMOS 管M1的栅极分别与NMOS管M7的栅极以及外部电源VDD相连，NMOS管M1的源极与NMOS管M2的漏极相连，PMOS管Mp1的栅极分别与PMOS管Mp2的栅极、NMOS管Mn2的栅极、NMOS管Mn1的栅极以及电荷泵的输出端Vout相连，PMOS管Mp1的漏极分别与PMOS管Mp2的源极以及PMOS管Mp3的源极相连，PMOS管M3的漏极与PMOS管M4的源极相连，PMOS管M3的栅极分别与PMOS管M5的栅极、PMOS管M24的栅极、PMOS管M10的栅极、PMOS管M4的漏极、NMOS管Mn2的漏极以及参考电流源Icp2的一端相连，PMOS管M4的栅极分别与PMOS管M6的栅极以及外部地GND相连，参考电流源Icp2的另一端分别与NMOS管Mn9的源极以及外部地GND相连，NMOS管Mn3的漏极分别与PMOS管Mp0的源极以及外部电源VDD相连，NMOS管Mn3的源极分别与NMOS管Mn2的源极以及NMOS管Mn1的漏极相连，PMOS管Mp0的栅极分别与NMOS管Mn4的栅极以及电荷泵的输出端Vout相连，PMOS管Mp0的漏极分别与NMOS管Mn3的栅极以及NMOS管Mn4的漏极相连，NMOS管Mn4的源极分别与NMOS管Mn5的漏极以及NMOS管Mn5的栅极相连，NMOS管Mn5的源极分别与NMOS管Mn6的漏极以及NMOS管Mn6的栅极相连，NMOS管Mn6的源极分别与NMOS管Mn7的漏极以及NMOS管Mn7的栅极相连，NMOS管Mn7的源极分别与NMOS管Mn8的漏极以及NMOS管Mn8的栅极相连，NMOS管Mn8的源极分别与NMOS管Mn9的漏极以及NMOS管Mn9的栅极相连；

所述电荷泵核心电路(2)包括：PMOS管M5、PMOS管M6、NMOS管M7、NMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、PMOS管M15、NMOS管M16、PMOS管M17、NMOS管M18、NMOS管M19、PMOS管M20、NMOS管M21、PMOS管M22、NMOS管M23、PMOS管M24及放大器A1，其中PMOS管M5的源极分别与PMOS管M9的源极、PMOS管M24的源极、PMOS管M24的漏极、PMOS管M10的源极以及外部电源VDD相连，PMOS管M5的漏极与PMOS 管M6的源极相连，PMOS管M6的漏极分别与NMOS管M12的漏极以及NMOS管M13的栅极相连，NMOS管M12的栅极分别与NMOS管M13的源极以及NMOS管M14的漏极相连，NMOS管M12的源极分别与NMOS管M8的源极、NMOS管M23的源极、NMOS管M23的漏极以及NMOS管M14的源极相连，PMOS管M9的栅极分别与PMOS管M10的漏极以及PMOS管M11的源极相连，PMOS管M9的漏极分别与PMOS管M11的栅极以及NMOS管M7的漏极相连，NMOS管M7的源极与NMOS管M8的漏极相连，PMOS管M11的漏极分别与PMOS管M15的源极、NMOS管M16的漏极、PMOS管M17的源极以及NMOS管M18的漏极相连，PMOS管M15的栅极与信号端UP相连，NMOS管M16的栅极分别与PMOS管M17的栅极以及信号端 相连，PMOS管M15的漏极分别与NMOS管M16的源极、放大器A1的输出端、放大器A1的反相输入端、NMOS管M19的漏极以及PMOS管M20的源极相连，NMOS管M19的栅极与信号端 相连，PMOS管M20的栅极分别与NMOS管M21的栅极以及信号端DN相连，NMOS管M19的源极分别与PMOS管M20的漏极、NMOS管M21的源极、PMOS管M22的漏极以及NMOS管M13的漏极相连，NMOS管M18的栅极与信号端UP相连，NMOS管M18的源极分别与PMOS管M17的漏极、放大器A1的同相输入端、NMOS管M21的漏极、PMOS管M22的源极以及电荷泵的输出端Vout相连，PMOS管M22的栅极与信号端 相连。

2.根据权利要求1所述的一种自补偿的电流舵电荷泵电路，其特征在于，所述充/放电电流源补偿电路(1)中，NMOS管M1、NMOS管M2以及参考电流源Icp1构成的电路为所述电荷泵核心电路的放电电流源提供偏置，PMOS管M3、PMOS管M4以及参考电流源Icp2构成的电路为所述电荷泵核心电路的放电电流源提供偏置；参考电流源Icp1与参考电流源Icp2具有相同的电流ICP，NMOS管M14与NMOS管M2完全相同，PMOS管M10与PMOS管M3完全相同，从而流过NMOS管M14的放电电流IDN及流过PMOS管M10的充电电流IUP有ICP＝IUP＝IDN。

3.根据权利要求1所述的一种自补偿的电流舵电荷泵电路，其特征在于，所述充/放电电流源补偿电路(1)中，NMOS管Mn0、PMOS管Mp1、PMOS管Mp2、PMOS管Mp3、PMOS管Mp4、PMOS管Mp5、PMOS管Mp6、PMOS管Mp7、PMOS管Mp8及PMOS管Mp9构成放电电流补偿电路；当电荷泵输出电压Vout大于NMOS管阈值电压VTHn，NMOS管Mn0导通使得其漏极电压Vb2≈0，且在Vout≥Vb1‑|VTHp|范围内，PMOS管Mp1与PMOS管Mp3工作在饱和区，PMOS管Mp2截止，其中，Vb1为PMOS管Mp2的源极电压，VTHp为PMOS管的阈值电压；当Vout降低到小于Vb1‑|VTHp|时，PMOS管Mp2导通并对放电电流进行补偿；忽略MOS管亚阈值导电，当Vout＝Vb1‑|VTHp|时，有 式中，(W/L)p1与(W/L)p3分别为PMOS管Mp1与PMOS管Mp3的沟道宽长比，VDD为外部电源VDD的电压，通过优化(W/L)p1与(W/L)p3可得合适的电压Vb1，进而控制PMOS管Mp2的导通电压并产生相应补偿电流，实现放电电流自补偿，则电荷泵放电电流IDN有 其中Ip2为PMOS管Mp2的电流；

5个完全相同的二极管连接PMOS管与PMOS管Mp4串联降低PMOS管Mp4的导通电压，当PMOS管Mp2开始导通时，NMOS管Mn0截止，PMOS管Mp4导通，PMOS管Mp3的栅极电压Vb2为VDD，使得PMOS管Mp3截止，避免引入过大的电流和额外的功耗；PMOS管Mp4开始导通时Vout最大值VGN4为VGN4＝VDD‑5|VGS,P5|‑|VTHP|，其中VGS,P5为PMOS管Mp5的栅源电压，因而可通过优化VGS,P5来调整PMOS管Mp4的开启电压。

4.根据权利要求1所述的一种自补偿的电流舵电荷泵电路，其特征在于，所述充/放电电流源补偿电路(1)中，PMOS管Mp0、NMOS管Mn1、NMOS管Mn2、NMOS管Mn3、NMOS管Mn4、NMOS管Mn5、NMOS管Mn6、NMOS管Mn7、NMOS管Mn8以及NMOS管Mn9构成充电电流源自补偿电路；电荷泵输出电压Vout为低电位，PMOS管Mp0导通且漏极电压Va2约为VDD；当Vout≤Va1+VTHn时，NMOS管Mn3和Mn1工作在饱和区，NMOS管Mn2截止，其中Va1为NMOS管Mn2的源极电压，VTHn为NMOS管的阈值电压；当Vout>Va1+VTHn时，NMOS管Mn2导通，对充电电流进行补偿； 忽略MOS管亚阈值导电，当Vout＝Va1+VTHn时，有 其中，(W/L)n1与(W/L)n3分别为NMOS管Mn1与NMOS管Mn3的沟道宽长比，通过调节(W/L)n1与(W/L)n3可得合适电压Va1，进而控制NMOS管Mn2的导通电压并产生相应补偿电流，实现充电电流自补偿，即电荷泵充电电流IUP有其中In2为NMOS管Mn2的电流；

5个完全相同的二极管连接NMOS管与NMOS管Mn4串联提高NMOS管Mn4的导通电压；当NMOS管Mn2开始导通时，PMOS管Mp0截止，NMOS管Mn4导通，NMOS管Mn3的栅极电压Va2为0，使得NMOS管Mn3截止，避免引入过大的电流和额外的功耗；NMOS管Mn4开始导通时Vout的最小值VGN4为VGN4＝mVGS,N5+VTHn，其中VGS,N5为NMOS管Mn5的栅源电压，则可通过优化VGS,N5来调整NMOS管Mn4的开启电压。

5.根据权利要求1所述的一种自补偿的电流舵电荷泵电路，其特征在于，所述电荷泵核心电路(2)中，PMOS管M15与NMOS管M16、PMOS管M17与NMOS管M18、NMOS管M19与PMOS管M20、NMOS管M21与PMOS管M22分别构成互补开关对，减小电荷泵电路的时钟馈通和电荷注入效应；放大器A1采用单位增益连接，使得放大器A1的输出电压VC跟随电荷泵输出电压Vout变化而变化，即VC＝Vout，从而抑制电路电荷共享效应。

6.根据权利要求1所述的一种自补偿的电流舵电荷泵电路，其特征在于，所述电荷泵核心电路(2)中，NMOS管M7、NMOS管M8与PMOS管M9构成共源级放大器并与PMOS管M10、PMOS管M11组成增益提升的充电电流源电路，电荷泵的充电电流源的阻抗由传统的gm11ro10ro11增加为gm9ro9gm11ro10ro11，其中gm9与gm11分别为PMOS管M9与PMOS管M11的等效跨导，ro9、ro10及ro11分别为PMOS管M9、PMOS管M10及PMOS管M11的沟道电阻；

PMOS管M5、PMOS管M6以及NMOS管M12构成共源级放大器并与NMOS管M13、NMOS管M14构成增益提升的放电电流源电路，则电荷泵的放电电流源的阻抗由传统的gm13ro13ro14增加为gm12ro12gm13ro13ro14，其中gm12与gm13分别为NMOS管M12与NMOS管M131的等效跨导，ro12、ro13及ro14分别为NMOS管M12、NMOS管M13及NMOS管M14的沟道电阻。