1.一种基于三输入FET器件的一位全加器，其特征在于包括第一FET管、第二FET管、第三FET管、第四FET管、第五FET管、第六FET管、第七FET管、第八FET管、第九FET管、第十FET管、第十一FET管、第十二FET管、第十三FET管和第十四FET管，所述的第一FET管、所述的第三FET管、所述的第五FET管、所述的第七FET管、所述的第九FET管、所述的第十一FET管和所述的第十三FET管分别采用P型三输入FET器件实现，所述的第二FET管、所述的第四FET管、所述的第六FET管、所述的第八FET管、所述的第十FET管、所述的第十二FET管和所述的第十四FET管分别采用N型三输入FET器件实现，所述的N型三输入FET器件具有第一栅极、第二栅极、第三栅极、漏极和源极，当所述的N型三输入FET器件的第一栅极接入的输入信号、第二栅极接入的输入信号和第三栅极接入的输入信号这三个输入信号中两个输入信号为“1”、另一个输入信号为“0”时或三个输入信号都为“1”时，所述的N型三输入FET器件的源极和漏极之间导通，所述的P型三输入FET器件具有第一栅极、第二栅极、第三栅极、漏极和源极，当所述的P型三输入FET器件的第一栅极接入的输入信号、第二栅极接入的输入信号和第三栅极接入的输入信号这三个输入信号中两个输入信号为“0”、另一个输入信号为“1”时或三个输入信号都为“0”时，所述的P型三输入FET器件的源极和漏极之间导通；

所述的第一FET管的源极、所述的第三FET管的源极、所述的第五FET管的源极、所述的第七FET管的源极、所述的第九FET管的源极、所述的第十一FET管的源极和所述的第十三FET管的源极均接电源，所述的第二FET管的源极、所述的第四FET管的源极、所述的第六FET管的源极、所述的第八FET管的源极、所述的第十FET管的源极、所述的第十二FET管的源极和所述的第十四FET管的源极均接地，所述的第一FET管的第一栅极、所述的第二FET管的第一栅极、所述的第五FET管的第一栅极、所述的第五FET管的第二栅极、所述的第五FET管的第三栅极、所述的第六FET管的第一栅极、所述的第六FET管的第二栅极和所述的第六FET管的第三栅极连接且其连接端为所述的一位全加器的第一信号输入端，所述的一位全加器的第一信号输入端用于接入第一输入信号，所述的第一FET管的第二栅极、所述的第二FET管的第二栅极、所述的第七FET管的第一栅极、所述的第七FET管的第二栅极、所述的第七FET管的第二栅极、所述的第八FET管的第一栅极、所述的第八FET管的第二栅极和所述的第八FET管的第三栅极连接且其连接端为所述的一位全加器的第二信号输入端，所述的一位全加器的第二信号输入端用于接入第二输入信号，所述的第一FET管的第三栅极、所述的第二FET管的第三栅极、所述的第九FET管的第三栅极、所述的第十FET管的第一栅极、所述的第十一FET管的第二栅极和所述的第十二FET管的第二栅极连接且其连接端为所述的一位全加器的进位输入端，所述的一位全加器的进位输入端用于接入低位输出的进位信号，所述的第一FET管的漏极、所述的第二FET管的漏极、所述的第三FET管的第一栅极、所述的第三FET管的第二栅极、所述的第三FET管的第三栅极、所述的第四FET管的第一栅极、所述的第四FET管的第二栅极、所述的第四FET管的第三栅极、所述的第十一FET管的第一栅极和所述的第十二FET管的第三栅极连接，所述的第三FET管的漏极和所述的第四FET管的漏极连接且其连接端为所述的一位全加器的进位输出端，所述的一位全加器的进位输出端用于向高位输出进位信号，所述的第五FET管的漏极、所述的第六FET管的漏极、所述的第九FET管的第一栅极和所述的第十FET管的第三栅极连接，所述的第七FET管的漏极、所述的第八FET管的漏极、所述的第九FET管的第二栅极和所述的第十FET管的第二栅极连接，所述的第九FET管的漏极、所述的第十FET管的漏极、所述的第十一FET管的第三栅极和所述的第十二FET管的第一栅极连接，所述的第十一FET管的漏极、所述的第十二FET管的漏极、所述的第十三FET管的第一栅极、所述的第十三FET管的第二栅极、所述的第十三FET管的第三栅极、所述的第十四FET管的第一栅极、所述的第十四FET管的第二栅极和所述的第十四FET管的第三栅极连接，所述的第十三FET管的漏极和所述的第十四FET管的漏极连接且其连接端为所述的一位全加器的和输出端，所述的一位全加器的和输出端用于输出和信号。