1.一种基于GPU的规则SCMA高速并行译码方法，其特征在于：所述的译码过程可以分为三个阶段：初始化阶段、译码和判决阶段、结果回传阶段；初始化阶段包括以下步骤1和步骤

2，译码和判决阶段包括以下步骤3～步骤5，以下步骤6是结果回传阶段；

步骤1：主机初始化

依次包括：为码本信息、码本因子图信息、接收机接收到的信号、信道状态信息、译码判决的结果即源比特的对数似然比分配内存空间，信息和变量的初始化，存储接收到的信号和信道状态信息并将该信号和信道状态信息按时间顺序分成数据块；

步骤2：GPU初始化

依次包括：GPU全局内存分配，主机将数据发送给GPU，启动GPU的并行译码判决线程，GPU分配共享内存，将访问频率高的数据从全局内存复制到共享内存，初始化数组和变量；

步骤3：GPU上的译码判决线程根据接收机接收到的信号、信道状态信息和码本信息计算资源节点的对数概率信息；

步骤4：GPU上的译码判决线程进行若干次迭代，迭代次数由程序预先设定；每次迭代包括更新资源节点到层节点的信息和更新层节点到资源节点的信息；

步骤5：GPU上的译码判决线程根据资源节点到层节点的信息计算源符号和源比特的对数似然比；

步骤6：主机将判决结果即源比特的对数似然比从GPU传回到主机。

2.根据权利要求1所述的一种基于GPU的规则SCMA高速并行译码方法，其特征在于：所述的译码方法包括两个层次的并行：第一个层次是线程块之间的并行：在步骤3至步骤5的每个步骤中，线程块和数据块一一对应，由于各数据块之间没有依赖关系，所以各线程块可以独立地并行运行；第二个层次是线程块内各线程之间的并行：在步骤3至步骤5的每个步骤中，每一个数据块的计算任务可以分为若干个子任务，将这些子任务分组，线程块内的一个线程负责一组子任务，各线程可以并行执行，每个线程完成其所有的子任务后，进行线程块内的线程同步。

3.根据权利要求2所述的一种基于GPU的规则SCMA高速并行译码方法，其特征在于：所述的第二个层次的并行中，步骤3中每一个数据块的资源节点对数概率信息的计算可以分解为R*MDR个子任务，这些子任务分成min(T,R*MDR)组，线程块内的一个线程负责一组子任务，各线程可以并行执行；其中T是每个线程块的线程数，M、R、DR分别是规则SCMA码本的字母表大小、时频资源数、资源节点的度。

4.根据权利要求2所述的一种基于GPU的规则SCMA高速并行译码方法，其特征在于：所述的第二个层次的并行中，步骤4中每一个数据块的资源节点到层节点信息的计算可以分解为M*R*DR个子任务，这些子任务分成min(T,M*R*DR)组，线程块内的一个线程负责一组子任务，各线程可以并行执行；每个线程完成其所有的子任务后，进行线程块内的线程同步；

其中T是每个线程块的线程数，M、R、DR分别是SCMA规则码本的字母表大小，时频资源数、资源节点的度。

5.根据权利要求2所述的一种基于GPU的规则SCMA高速并行译码方法，其特征在于：所述的第二个层次的并行中，步骤4中每一个数据块的层节点到资源节点的信息的计算可以分解为M*L*DL个子任务，这些子任务分成min(T,M*L*DL)组；线程块内的一个线程负责一组子任务，各线程可以并行执行；每个线程完成其所有的子任务后，进行线程块内的线程同步；其中T是每个线程块的线程数，M、L、DL分别是规则SCMA码本的字母表大小、层数、层节点的度。

6.根据权利要求2所述的一种基于GPU的规则SCMA高速并行译码方法，其特征在于：所述第二个层次的并行中，步骤5中每一个数据块的源符号对数似然比的计算可以分解为M*L个子任务，这些子任务分成min(T,M*L)组，线程块内的一个线程负责一组子任务，各线程可以并行执行；每个线程完成其所有的子任务后，进行线程块内的线程同步；其中T是每个线程块的线程数，M和L分别是规则SCMA码本的字母表大小和层数。

7.根据权利要求2所述的一种基于GPU的规则SCMA高速并行译码方法，其特征在于：所述第二个层次的并行中，步骤5中每一个数据块的源比特对数似然比的计算可以分解为M*A个子任务，这些子任务分成min(T,M*A)组，线程块内的一个线程负责一组子任务，各线程可以并行执行；每个线程完成其所有的子任务后，进行线程块内的线程同步；其中T是每个线程块的线程数，A＝Log2M,M和L分别是规则SCMA码本的字母表大小和层数；这里T是每个线程块包含的线程数，M、R、DR、L和DL分别是SCMA码本的字母表大小、时频资源数、资源节点的度、层数、层节点的度。

8.根据权利要求1所述的一种基于GPU的规则SCMA高速并行译码方法，其特征在于：步骤2中所述的GPU全局内存分配，分为两类：第一类：针对GPU译码和判决过程中访问频率相对较低，数据量较大的数据，包括：接收机接收到的信号、信道状态信息、资源节点的对数概率信息和译码判决的结果对数似然比，每个线程块使用的全局存储空间连续存放，提高访问全局内存的效率；具体来说，第b个线程块使用的第一类全局内存为结构体block_ginfo[b]，其成员包括：接收机接收到的信号、信道状态信息、资源节点的对数概率信息和译码判决的结果对数似然比；

第二类：在GPU译码和判决过程中访问频率相对较高，数据量较小，而且由主机发送到GPU的数据，包括码本信息和码本因子图信息；GPU初始化时，主机将这些数据发送给GPU，存放在GPU的全局内存；GPU上的线程启动后，即会复制到每个线程块的共享内存。

9.根据权利要求1所述的一种基于GPU的规则SCMA高速并行译码方法，其特征在于：步骤2中所述的共享内存用于存放访问频率相对较高，数据量较小的数据，包括码本信息、码本因子图信息、资源节点到层节点的信息、层节点到资源节点的信息；其中码本信息和码本因子图信息由全局内存复制到共享内存。