1.一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，包括：启动电路(1)、一阶带隙基准电路(2)、高温区域分段补偿电路(3)及低温区域分段平方电流产生电路(4)，其中，所述一阶带隙基准电路(2)的电信号输出端分别接启动电路(1)的信号输入端、高温区域分段补偿电路(3)的信号输入端及低温区域分段平方电流产生电路(4)的信号输入端，所述高温区域分段补偿电路(3)及所述低温区域分段平方电流产生电路(4)的信号输出端分别接所述一阶带隙基准电路(2)的信号输入端，所述启动电路(1)的信号输出端接所述一阶带隙基准电路(2)的启动信号输入端；所述启动电路(1)为所述一阶带隙基准电路(2)提供启动信号，所述一阶带隙基准电路(2)产生一阶带隙基准电压，所述高温区域分段补偿电路(3)在温度T大于参考温度T1区域产生正温度系数的分段曲率电流I14并为一阶带隙基准电压提供补偿电压VNL1，所述低温区域分段平方电流产生电路(4)在温度T小于参考温度T2区域产生分段平方电流I43并为一阶带隙基准电压提供补偿电压VNL2；电压VNL1以及电压VNL2分别对所述一阶带隙基准电路(2)产生一阶带隙基准电压进行高阶温度补偿。

2.根据权利要求1所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述启动电路(1)包括：NMOS管M1、NMOS管M2、NMOS管M3、PMOS管M4、电容C1以及电容C2，其中电容C1的一端与外部电源VDD相连，电容C1的另一端分别与NMOS管M1的漏极、放大器A2的输出端、PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M9的栅极、PMOS管M10的栅极、PMOS管M21的栅极以及PMOS管M24的栅极相连，电容C2的一端分别与PMOS管M4的源极以及外部电源VDD相连，电容C2的另一端分别与NMOS管M2的漏极、放大器A1的输出端、PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M11的栅极、PMOS管M18的栅极以及PMOS管M23的栅极相连，PMOS管M4的栅极分别与PMOS管M4的漏极、NMOS管M1的栅极、NMOS管M2的栅极以及NMOS管M3的漏极相连，NMOS管M3的源极分别与NMOS管M1的源极、NMOS管M2的源极以及外部地GND相连。

3.根据权利要求1所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述一阶带隙基准电路(2)包括：PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、放大器A1、放大器A2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、PNP三极管Q1以及PNP三极管Q2，其中PMOS管M5的源极分别与PMOS管M6的源极、PMOS管M7的源极、PMOS管M8的源极、PMOS管M9的源极以及外部电源VDD相连，PMOS管M5的漏极分别与放大器A1的同相输入端以及电阻R1的一端相连，PMOS管M6的漏极分别与放大器A1的反相输入端、放大器A2的反相输入端以及PNP三极管Q1的发射极相连，PMOS管M7的漏极分别与放大器A2的同相端以及电阻R2的一端相连，电阻R2的另一端与PNP三极管Q2的发射极相连，PMOS管M8的漏极分别与PMOS管M9的漏极、NMOS管M3的栅极、电阻R3的一端以及带隙基准输出端VREF相连，电阻R3的另一端分别与NMOS管M14的漏极以及电阻R4的一端相连，电阻R4的另一端分别与NMOS管M43的漏极以及电阻R5的一端相连，电阻R5的另一端分别与PNP三极管Q2的基极、PNP三极管Q2的集电极、PNP三极管Q1的基极、PNP三极管Q1的集电极、电阻R1的另一端以及外部地GND相连。

4.根据权利要求1所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述高温区域分段补偿电路(3)包括：PMOS管M10、PMOS管M11、PMOS管M16、PMOS管M17、NMOS管M12、NMOS管M13、NMOS管M14以及NMOS管M15，其中PMOS管M10的源极分别与PMOS管M11的源极、PMOS管M16的源极、PMOS管M17的源极以及外部电源VDD相连，PMOS管M10的漏极分别与NMOS管M12的漏极、NMOS管M12的栅极以及NMOS管M13的栅极相连，NMOS管M12的源极分别与NMOS管M13的源极、NMOS管M14的源极、NMOS管M15的源极以及外部地GND相连，PMOS管M11的漏极分别与PMOS管M16的漏极、PMOS管M16的栅极、PMOS管M17的栅极以及NMOS管M13的漏极相连，PMOS管M17的漏极分别与NMOS管M15的漏极、NMOS管M15的栅极以及NMOS管M14的栅极相连。

5.根据权利要求1所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述低温区域分段平方电流产生电路(4)包括：PMOS管M18、PMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、PMOS管M27、PMOS管M28、PMOS管M29、PMOS管M34、PMOS管M35、PMOS管M40、PMOS管M41、NMOS管M19、NMOS管M20、NMOS管M25、NMOS管M26、NMOS管M30、NMOS管M31、NMOS管M32、NMOS管M33、NMOS管M36、NMOS管M37、NMOS管M38、NMOS管M39、NMOS管M42以及NMOS管M43，其中PMOS管M18的源极分别与PMOS管M21的源极、PMOS管M22的源极、PMOS管M23的源极、PMOS管M24的源极、PMOS管M27的源极、PMOS管M28的源极、PMOS管M29的源极、PMOS管M34的源极、PMOS管M35的源极、PMOS管M40的源极、PMOS管M41的源极以及外部电源VDD相连，PMOS管M18的漏极分别与NMOS管M19的漏极、NMOS管M19的栅极以及NMOS管M20的栅极相连，NMOS管M19的源极分别与NMOS管M20的源极、NMOS管M25的源极、NMOS管M26的源极、NMOS管M32的源极、NMOS管M33的源极、NMOS管M38的源极、NMOS管M39的源极、NMOS管M43的源极、NMOS管M42的源极以及外部地GND相连，PMOS管M21的漏极分别与PMOS管M22的漏极、PMOS管M22的栅极、PMOS管M28的栅极以及NMOS管M20的漏极相连，PMOS管M23的漏极分别与PMOS管M24的漏极、NMOS管M25的栅极、NMOS管M25的漏极以及NMOS管M26的栅极相连，PMOS管M27的栅极分别与PMOS管M27的漏极、PMOS管M29的栅极、PMOS管M34的栅极、PMOS管M35的栅极以及NMOS管M26的漏极相连，PMOS管M28的漏极分别与NMOS管M31的源极、NMOS管M36的源极、NMOS管M33的漏极、NMOS管M38的漏极、NMOS管M38的栅极以及NMOS管M39的栅极相连，PMOS管M29的漏极分别与NMOS管M30的漏极、NMOS管M30的栅极以及NMOS管M31的栅极相连，NMOS管M30的源极分别与NMOS管M32的漏极、NMOS管M32的栅极、NMOS管M33的栅极、NMOS管M37的源极以及NMOS管M39的漏极相连，PMOS管M34的漏极分别与NMOS管M36的漏极、NMOS管M36的栅极以及NMOS管M37的栅极相连，PMOS管M35的漏极分别与PMOS管M40的栅极、PMOS管M40的漏极、PMOS管M41的栅极、NMOS管M31的漏极以及NMOS管M37的漏极相连，PMOS管M41的漏极分别与NMOS管M42的漏极、NMOS管M42的栅极以及NMOS管M43的栅极相连。

6.根据权利要求3所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述一阶带隙基准电路(2)中，放大器A1与放大器A2完全相同且低频增益远远大于1，PMOS管M6与PMOS管M7具有相同的沟道宽长比，PNP三极管Q2的发射极面积是PNP三极管Q1的m倍，电阻R1、电阻R2、电阻R3、电阻R4以及电阻R5采用同一种材料，PMOS管M8与PMOS管M5具有相同的沟道宽长比，PMOS管M9与PMOS管M6具有相同的沟道宽长比，则PMOS管M8的漏极电流与PMOS管M9的漏极电流在电阻R3、电阻R4以及电阻R5上产生的电压Vref1为其中，R1为电阻R1的阻值，R2为电阻R2的阻值，R3为电阻R3的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，VT为热电压，VEB1为PNP三极管Q1的发射极-基极电压，通过优化电阻R1的阻值、电阻R2的阻值以及参数m，在室温Tr处能获得从而实现一阶带隙基准电压Vref1，其中，T为绝对温度。

7.根据权利要求4所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述高温区域分段补偿电路(3)中，PMOS管M10的沟道宽长比是PMOS管M6的β1倍，PMOS管M11的沟道宽长比是PMOS管M5的β2倍，PMOS管M17的沟道宽长比是PMOS管M16的β3倍，NMOS管M12与NMOS管M13具有相同的沟道宽长比，NMOS管M14与NMOS管M15具有相同的沟道宽长比，通过优化参数β1及β2使得NMOS管M14的漏极电流I14为电流I14是正温度系数的分段曲率电流且对一阶带隙基准电压Vref1的补偿因子VNL1为VNL1＝I14×(R4+R5)，其中，T为绝对温度，T1为参考温度且T1大于室温Tr，R1为电阻R1的阻值，R2为电阻R2的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，VT为热电压，VEB1为PNP三极管Q1的发射极-基极电压，m为PNP三极管Q2的发射极面积与PNP三极管Q1的发射极面积之比。

8.根据权利要求5所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述低温区域分段平方电流产生电路(4)中，PMOS管M18的沟道宽长比是PMOS管M5的β4倍，PMOS管M21的沟道宽长比是PMOS管M6的β5倍，NMOS管M19与NMOS管M20具有相同的沟道宽长比，PMOS管M28的沟道宽长比是PMOS管M22的β6倍，通过优化参数β4及β5使得PMOS管M28的漏极电流I28为 其中，T为绝对温度，T2为参考温度且T2小于室温Tr，R1为电阻R1的阻值，R2为电阻R2的阻值，VT为热电压，VEB1为PNP三极管Q1的发射极-基极电压，m为PNP三极管Q2的发射极面积与PNP三极管Q1的发射极面积之比；PMOS管M23与PMOS管M5具有相同的沟道宽长比，PMOS管M24与PMOS管M6具有相同的沟道宽长比，NMOS管M25与NMOS管M26具有相同的沟道宽长比，PMOS管M27的漏极电流I27有

9.根据权利要求8所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述NMOS管M30、NMOS管M31、NMOS管M36与NMOS管M37组成跨导线性环路且具有相同的沟道宽长比，PMOS管M29、PMOS管M34以及PMOS管M27具有相同的沟道宽长比，NMOS管M32与NMOS管M33具有相同的沟道宽长比，NMOS管M38与NMOS管M39具有相同的沟道宽长比，NMOS管M31的漏极电流I31、NMOS管M37的漏极电流I37、电流I27以及电流I28有PMOS管M35的沟道宽长比是PMOS管M27的2倍，PMOS管M41的沟道宽长比是PMOS管M40的8倍，NMOS管M43与NMOS管M42具有相同的沟道宽长比，NMOS管M43的漏极电流I43为其中，因子 与温度无关，NMOS

管M43的漏极电流I43是一种在T

10.根据权利要求1-9之一所述的一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，所述基于跨导线性环路技术的高阶带隙基准电路的输出电压Vref为Vref＝Vref1-VNL1-VNL2，其中，Vref1由所述一阶带隙基准电路产生的一阶带隙基准参考电压，VNL1为所述高温区域分段补偿电路在高温区域产生的分段曲率电流I14提供的分段曲率补偿电压，VNL2为所述低温区域分段平方电流产生电路在低温区域产生的分段平方电流I43提供的补偿电压，电压VNL1及电压VNL2分别补偿一阶带隙基准电压Vref1中高阶温度非线性，从而获得高阶温度补偿的带隙基准电压。