1.一种嵌入式扇出型SiC MOSFET封装结构优化设计方法，其特征在于，该方法构建SiC MOSFET器件的三维模型，所述SiC MOSFET器件包括依次设置的阻焊层、重布线层、固化预料层、SiC芯片、BT层压板、固化预料层、重布线层和阻焊层，根据建立好的模型，在基板上确定芯片分布的可行域，并计算其尺寸大小，基于所述可行域利用响应曲面法进行仿真设计，基于仿真设计获得的仿真次数和仿真顺序进行有限元仿真，计算出SiC MOSFET中重布线层在稳态散热中的最大散热温度和温度循环仿真后的最大应力，对有限元仿真的结果进行响应曲面分析，分析仿真的准确度，根据仿真结果构建芯片的分布情况与最大散热温度和最大应力之间的数学模型，从而获得散热与应力最优的芯片分布方式，实现封装结构优化设计；

基于所述三维模型中各封装层约束确定所述芯片分布的可行域，所述封装层约束包括器件通孔位置、芯片大小、RDL层限制和阻焊层限制，具体地：器件通孔位置：器件上有三组为散热所准备的通孔，两个芯片不能与这些通孔接触；

芯片大小：由于芯片自身有大小，中心点坐标的变化需减少；

RDL层限制：RDL层是由几个大小不同的金属片构成，在考虑芯片分布的同时，不能让其接触挤压造成不必要的误差；

阻焊层限制：器件的最外侧是阻焊层，芯片不能与之直接接触，要有所预留空间；

该封装结构封装关于可行域中心呈中心对称的两个芯片，基于所述可行域利用响应曲面法进行仿真设计时，确定其中一个芯片的中心点坐标，响应曲面法实验设计所需要决定的实验因子为一个芯片的中心点在固化预料层中的坐标。

2.根据权利要求1所述的嵌入式扇出型SiC MOSFET封装结构优化设计方法，其特征在于，所述有限元仿真包括散热仿真和基于JEDEC标准的温度循环仿真。

3.根据权利要求2所述的嵌入式扇出型SiC MOSFET封装结构优化设计方法，其特征在于，所述基于JEDEC标准的温度循环仿真时，根据JEDEC标准，确定仿真环境温度参数和边界条件。

4.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1‑3任一所述嵌入式扇出型SiC MOSFET封装结构优化设计方法的步骤。

5.一种电子设备，其特征在于，包括：

处理器；

存储处理器可执行指令的存储器；

其中，所述处理器耦合于所述存储器，用于读取所述存储器存储的程序指令，并作为响应，执行如权利要求1‑3中任一项所述嵌入式扇出型SiC MOSFET封装结构优化设计方法中的步骤。

6.一种基于如权利要求1‑3任一所述的嵌入式扇出型SiC MOSFET封装结构优化设计方法获得的SiC MOSFET封装结构。