1.一种半导体器件的测试结构，其特征在于，包括：测试机台以及设置于所述测试机台上的第一接口、第二接口、第三接口和第四接口；所述第一接口包括至少两个相互并联的第一连接端，至少两个所述第一连接端分别用于与至少两个半导体器件的栅极一一对应电连接；所述第二接口包括至少两个相互并联的第二连接端，至少两个所述第二连接端分别用于与至少两个所述半导体器件的体电极一一对应电连接；所述第三接口用于与所述半导体器件的源极电连接；所述第四接口用于与所述半导体器件的漏极电连接；

至少两个所述半导体器件的所有所述源极均相互独立连接于所述测试机台上的多个所述第三接口，一个所述源极占用所述测试机台上的一个所述第三接口，一个所述漏极占用所述测试机台上的一个所述第四接口；

可向所述栅极施加一段时间的电压，通过检测所述漏极的电性参数，判断测试的所述半导体器件是否达到失效的标准。

2.如权利要求1所述的半导体器件的测试结构，其特征在于，所述第一接口为负电压接口。

3.如权利要求1所述的半导体器件的测试结构，其特征在于，所述第一接口为正电压接口。

4.如权利要求1所述的半导体器件的测试结构，其特征在于，所述第一接口为第一测试电压接口，所述第四接口为第二测试电压接口。

5.如权利要求1至4任一项所述的半导体器件的测试结构，其特征在于，所述第二接口为接地接口，所述第三接口为接地接口。

6.一种半导体器件的测试方法，应用于如权利要求1至5任一项所述的半导体器件的测试结构，其特征在于，所述方法包括：获取测试机台上的第四接口的初始参数，其中，所述测试机台上的第四接口用于与半导体器件的漏极电连接；

在预设时间内向所述测试机台上的第一接口的至少两个相互并联的第一连接端输出电压；或，在预设时间内向所述测试机台上的第一接口的至少两个相互并联的第一连接端输出电压以及向所述测试机台上的第四接口输出电压；其中，至少两个所述第一连接端分别用于与至少两个所述半导体器件的栅极一一对应电连接；

到达预设时间后，获取所述测试机台上的第四接口的测试参数；

根据所述初始参数和所述测试参数确定所述半导体器件的测试结果。

7.如权利要求6所述的半导体器件的测试方法，其特征在于，所述获取测试机台上的第四接口的初始参数包括：获取测试机台上的第四接口的初始电性参数。

8.如权利要求6所述的半导体器件的测试方法，其特征在于，在预设时间内向所述测试机台上的第一接口的至少两个相互并联的第一连接端输出电压包括：在预设时间内向所述测试机台上的第一接口的至少两个相互并联的第一连接端输出恒定的电压值。

9.如权利要求6所述的半导体器件的测试方法，其特征在于，所述到达预设时间后，获取所述测试机台上的第四接口的测试参数包括：到达预设时间后，获取所述测试机台上的第四接口的测试电性参数。