1.基于数字信号处理的频域信号反射仪，包括信号反射仪(1)，其特征在于：所述信号反射仪(1)的正面设置有操作面板(2)，所述信号反射仪(1)内壁的顶部设置有数模转化芯片(4)和压控晶体振荡器(5)，所述压控晶体振荡器(5)的右侧面与信号反射仪(1)内壁的右侧面固定连接，所述信号反射仪(1)内部的左侧设置有FPGA芯片(3)，所述FPGA芯片(3)的右侧设置有功率放大模块(6)，所述功率放大模块(6)的背面与信号反射仪(1)内壁的正面固定连接，所述功率放大模块(6)的右侧面通过相干接收模块(7)与信号反射仪(1)内壁的右侧面固定连接；

所述信号反射仪(1)内壁底部的左右两侧分别设置有模数转化器(9)和低通滤波器(8)，所述信号反射仪(1)的上表面与盒体(10)的下表面固定连接，所述盒体(10)的左右两侧面分别通过合页铰接有防护板(11)，两个防护板(11)的下表面分别设置有发射天线(12)和接收天线(18)，所述FPGA芯片(3)的输出端与数模转化芯片(4)信号连接，所述数模转化芯片(4)的输出端与压控晶体振荡器(5)的输入端信号连接；

所述压控晶体振荡器(5)的输出端与功率放大模块(6)的输入端信号连接，所述功率放大模块(6)的输出端分别与发射天线(12)和相干接收模块(7)的输入端信号连接，所述相干接收模块(7)的输入端与接收天线(18)的输出端信号连接，所述相干接收模块(7)的输出端通过低通滤波器(8)与模数转化器(9)的输入端信号连接，所述模数转化器(9)的输出端与FPGA芯片(3)的输入端信号连接。

2.根据权利要求1所述的基于数字信号处理的频域信号反射仪，其特征在于：所述信号反射仪(1)的外壁套接有防护套(15)，所述防护套(15)的四角处均设置有防撞角(16)，所述防护套(15)的左右两侧面均设置有防滑垫(14)。

3.根据权利要求1所述的基于数字信号处理的频域信号反射仪，其特征在于：所述信号反射仪(1)内壁底部的右侧设置有散热网(13)，所述防护板(11)的上表面固定连接有把手(17)。

4.根据权利要求1所述的基于数字信号处理的频域信号反射仪，其特征在于：包括以下信号发射步骤：S1、首先由FPGA芯片(3)操作数模转化芯片(4)，使数模转化芯片(4)输出电压随时间线性变化；

S2、其次信号传递至压控晶体振荡器(5)，压控晶体振荡器(5)的输入电压随时间线性变化，其输出信号频率也会随时间线性变化，信号经过功率放大模块(6)放大后，一部分传递至发射天线(12)，一部分传递至相干接收模块(7)；

S3、功率放大模块(6)的输出信号与接收天线(18)的接收信号通过相干接收模块(7)进行相干接收，其输出信号经过低通滤波电路后进行模数转换，然后再输入到FPGA芯片(3)中；

S4、FPGA芯片(3)内部实现数字快速傅里叶运算，得到相干信号的频率与幅度，从而得到电磁波在空间传播路径上的距离和反射率信息。

5.根据权利要求4所述的基于数字信号处理的频域信号反射仪，其特征在于：所述快速傅里叶运算中的幅值表示为Δf，压控晶体振荡器(5)中振频率调谐量为Φ赫兹，频率调谐速度为u赫兹/秒，频率调谐时间为t秒，所述模数转化器(9)采样率为fs‑adc，数模转化芯片(4)采样率为fs‑dac，其光速为C0米/秒，当发射端距离为D的位置时，反射信号会在2*u/C0时间段内无信号，初始反射时间小于调谐时间的1/20，即t/20秒；同步地，拍频频率上限为Φ/

20赫兹，在调谐时间t段内，至少保证有100个完整的拍频周期，因此拍频频率下限定义为

100/t赫兹；

当距离发送端为D米的反射信号与本地信号之间存在时间延迟td秒，拍频频率Δf与距离D的关系式为：Δf＝td*u＝(2*u/C0)*D

D＝(0.5*C0/u)*Δf

一次测量的采样时间为t秒，采样数据经过快速傅里叶变换后，频率分辨率为1/t赫兹，即最小频率分辨率为：Δfmin＝1/t

对应的，最小距离分辨率Dmin为：

Dmin＝(0.5*C0/u)*Δf＝0.5*C0/(u*t)＝0.5*C0/Φ距离分辨率Dmin＝1m，压控晶振频率调谐量Φ＝150MHz；

测量距离为Dmax，初始反射时间段为2*Dmax/C0，整个调谐时间为初始反射时间段的20倍，即：t＝20*(2*Dmax/C0)＝40*Dmax/C0

Dmax＝10km，调谐时间为t＝1.33毫秒，调谐频率为0.75KHz；

检测差频信号频率上、下限：

Δfhigh＝Φ/20＝7.5MHz

Δflow＝100/t＝75KHz

对应的测量距离为：100m～10km。

6.根据权利要求5所述的基于数字信号处理的频域信号反射仪，其特征在于：所述模数转化器(9)的采样频率fs‑adc≥2*Δfhigh＝15MHz，实际选取模数转化器(9)采样频率fs‑adc＝

50MHz，位宽为16bit，为保证压控晶体振荡器(5)压控端的信号平稳无台阶，数模转化芯片(4)需要在调谐时间内尽量输出更多值，定义在调谐时间内，数模转化芯片(4)输出值的数量为至少为100K个值，fs‑dac＝100K/1.33毫秒＝75MHz，位宽为16bit。