1.一种可互联HART通信协议芯片，其特征在于：其包括：AXI4总线模块、寄存器堆栈模块、RAM存储器模块、纵向奇偶校验模块、数据帧解析模块、数据打包模块、CLK时钟管理模块、供电电源模块以及调制解调模块；其中AXI4总线模块包括AXI4‑Lite总线接口和AXI4‑Full总线接口两部分，奇偶校验模块包括第一纵向奇偶校验模块和第二纵向奇偶校验模块，调制解调模块包括解调电路和调制电路；

所述AXI4‑Lite总线接口与寄存器堆栈相连，所述寄存器堆栈存储CPU发出的控制信息较短的字节；所述控制信息较短的字节包括START起始字节、ADDR设备地址字节、COM命令字节以及波特率；

所述AXI4‑Full总线接口则是与RAM存储器相连，所述RAM存储器存储HART芯片与CPU交互的长字节DATA数据；

所述RAM存储器分别与所述第一纵向奇偶校验模块和所述第二纵向奇偶校验模块相连接，第一纵向奇偶校验模块对从RAM存储器中读取的数据进行校验，第二纵向奇偶校验模块用于对要存储到RAM存储器中的数据进行校验；

所述寄存器堆栈模块和所述第一纵向奇偶校验模块都与所述数据打包模块相连接，所述数据打包模块用于对从寄存器堆栈模块和第一纵向奇偶校验模块接收的数据按照HART协议要求进行打包；

所述数据帧解析模块与所述第二纵向奇偶校验模块相连接，数据帧解析模块将数字信号按字节转换成HART协议数据结构，并发送至第二纵向奇偶校验模块；

调制解调模块中的调制电路与数据打包模块相连接，调制电路将数据信号调制成方波，作为芯片的输出信号；

调制解调模块的解调电路与数据帧解析模块相连接，解调电路用于将芯片接收的外部方波信号解调成数据信号，以供数据帧解析模块解析；

CLK时钟管理模块分别与AXI4总线模块、寄存器堆栈模块、RAM存储器模块、纵向奇偶校验模块、数据帧解析模块、数据打包模块以及调制解调模块连接，CLK时钟管理模块用于产生芯片时钟；

供电电源与AXI4总线模块、寄存器堆栈模块、RAM存储器模块、纵向奇偶校验模块、数据帧解析模块、数据打包模块、CLK时钟管理模块以及调制解调模块连接，供电电源用于供电；

所述RAM存储器模块为双端口RAM，有两个端口读写；根据寄存器堆栈的BCNT位计数器，确定CPU数据字节位宽，分配出RAM存储器地址范围，按照RAM地址递增缓存CPU写入的数据字节；

所述CLK时钟管理模块根据外部输入时钟，通过数字逻辑分频得到1.84MHz芯片内部各模块的驱动时钟，并在1.84MHz时钟基础上分频出460.8kHz的时钟供给调制解调模块，保证电路在3.5mA的时候能正常使用，通过读取片内寄存器堆栈波特率，设置成1.2Kbps波特率，适配HART传输协议标准；

所述数据帧解析模块将数字信号按字节转换成HART协议数据结构包括：HART协议数据帧的PREAMBLE帧头、START起始字节、ADDR设备地址字节、COM命令字节、DATA数据字节以及CHK校验字节；

所述数据打包模块用于对从寄存器堆栈模块和第一纵向奇偶校验模块接收的数据按照HART协议要求进行打包,具体为：从第一纵向奇偶校验模块获取DATA数据字节和CHK校验字节，从寄存器堆栈中读取START起始字节、ADDR设备地址字节和COM命令字节，通过数据打包模块，在DATA数据字节前面按顺序添加PREAMBLE帧头，然后添加START起始字节、ADDR设备地址字节和COM命令字节，在DATA数据字节之后添加CHK校验字节，完成数据打包；

在HART协议规定中，START起始字节占用一个字节宽度，决定着HART芯片使用的结构是长结构模式、短结构模式还是突发模式；ADDR设备地址字节，则包含了主机地址和从机地址，可通过CPU写入不同的设备地址，调取所需的设备信息；COM命令字节用来表示主机需要从机执行的动作。

2.一种根据权利要求1所述的可互联HART通信协议芯片，其特征在于：所述调制解调模块接收和输出的方波信号频率为1200Hz和2200Hz。

3.一种权利要求1所述的可互联HART通信协议芯片的使用方法，其特征在于：其具体包括芯片发送数据的方法和芯片接收数据的方法：所述芯片发送数据的方法具体包括以下步骤：S11、当CPU向从设备写入数据时，以广播的形式发送HART芯片地址和要写入HART芯片的数据，所有HART芯片通过AXI4接口接收数据，并将CPU发送的HART芯片地址与自己已经配置好的地址对比，如果地址一样，则该HART芯片与CPU建立数据交互；

S12、通过AXI4‑Full将数据写入RAM存储器，通过AXI4‑Lite将短字节数据写入寄存器堆栈；

S13、对从RAM存储器中读取的DATA数据字节进行纵向奇偶校验，得到的校验结果为CHK校验字节；

S14、数据打包模块对DATA数据字节进行打包，打包完成之后由低位到高位分别为PREAMBLE导言字节，START起始字节，ADDR设备地址字节，COM命令字节，DATA数据字节，CHK校验字节,将打包好的数据按位发送到调制解调模块的调制电路；

S15、通过调制电路将数据进行调制，通过输入的0、1数据信号调制成两种频率的方波，方波频率分别为1200Hz和2200Hz，并作为芯片输出信号；

所述芯片接收数据的方法具体包括以下步骤：S21、将接收的信号处理成1200Hz和2200Hz的方波输入到调制解调模块的解调电路；

S22、通过调制解调模块的解调电路，将两种频率方波分别转换成0、1数字量，并传输给数据帧解析模块；

S23、数据帧解析模块将数字量的值，按字节转换成HART协议数据结构；

S24、将DATA数据字节经过纵向奇偶校验后，保存到RAM存储器；

S25、通过AXI4总线的AXI4‑Full总线接口上传给CPU，通过CPU对DATA数据进行处理。