欢迎来到知嘟嘟! 联系电话:13095918853 卖家免费入驻,海量在线求购! 卖家免费入驻,海量在线求购!
知嘟嘟
我要发布
联系电话:13095918853
知嘟嘟经纪人
收藏
专利号: 2021102884793
申请人: 青岛大学
专利类型:发明专利
专利状态:已下证
专利领域: 电通信技术
更新日期:2025-04-16
缴费截止日期: 暂无
价格&联系人
年费信息
委托购买

摘要:

权利要求书:

1.一种将CEDS视频格式信号转换成HDMI接口信号的方法,其特征在于,采用将 CEDS视频格式信号转换成HDMI接口信号的装置实现,先将CEDS信号转DVI‑D接口信号,在数据提取过程中,增加时钟信号提取部分;同时RGB以特定协议传输,经过协议解析环节恢复出图像的RGB数据,在本地时钟信号与信息数据同步后对数据进行解析处理,转换成DVI‑D并行图像数字信号,CEDS信号转DVI‑D接口信号模块是由物理层、数据链路层组成,最后将DVI‑D接口信号转成HDMI接口信号,具体过程为:(1)物理层对信号的处理

物理层由CEDS信号输入、信号放大器、信号采样、TTL信号形成、时钟提取模块组成,在物理层中,CEDS信号输入模块将视频主板输出的CEDS差分信号传输到转接板,送到信号放大器模块,放大器对输入的CEDS差分信号进行放大,保证有足够高幅度的信号送到信号采样模块中;在提取出的时钟信号作用下,对放大器输出的CEDS差分信号进行采样,送到TTL信号形成模块,将采样后的差分信号进行判决成为TTL电平信号,送到数据链路层中对信号进行解析处理;

时钟提取模块在物理层中是关键的模块,将输入的差分 CEDS信号转换成DVI‑D信号依赖于时钟提取模块,时钟提取模块的输入信号是TTL信号,时钟提取模块作用是使本地压控振荡器VCO产生的时钟信号的频率和相位与输入信号的定时时钟同步,时钟信号提取模块分为时钟相位锁定和频率锁定两个电路部分,压控振荡器VCO产生的时钟信号被时钟相位锁定和频率锁定后就是正确的时钟信号;VCO输出的信号分为两个支路,一路送到频率锁定电路,另一路送到相位锁定电路;频率锁定电路包括边沿检测、边沿提取、边沿计数、频率检测、钳位脉冲形成和比较器,通过对输入信号过零点计数的方法来确定输入信号的定时信号的频率;并且与VCO的频率比较,通过比较误差的大小来调整VCO输出的频率,使之与输入信号中的定时信号的频率相同;相位锁定电路包括线性相位检测、钳位脉冲形成和比较器;

VCO输出的时钟信号相位与输入信号的定时信号的相位比较,通过相位误差调整VCO输出信号的相位,使之同步于输入信号中的定时信号的相位;VCO输出的时钟信号经过频率锁定和相位锁定后,其输出的时钟信号就能对CEDS信号进行正确的采样,便于信息的正确恢复;

(2)数据链路层对信号的处理

数据链路层由协议解析、串并转换、并行RGB数据形成、行和场控制信号形成等模块组成,在数据链路层中将物理层输出TTL电平信号进行协议解析,提取出DVI‑D信号;

CEDS图像数据进行传输的协议为CEDS协议,CEDS协议包括时钟训练、配置和RGB数据传输三个组成部分,在场消影的时间段Vertical Blank传输时钟训练信号CT,用于提取场的控制的信号;每一行消影的时间段Horizontal Blank传输行的时钟训练信号CT,用于提取行的控制信号;每一个字的开头对应的时钟训练、显示信息的配置、图像数据信号,每一个字的信号分别是Clock Training、Configuration、RGB Data Transmission、Clock Training,用于提取字的控制信号和RGB数据;这些控制信号都正常提取后,就能正确地提取视频信息中的图像信号;

在物理层送来的时钟信号控制下,对输入到数据链路层的TTL信号进行训练,提取RBG数据信号,按照CEDS协议,通过对场消影的时间段Vertical Blank的CT信号训练提取出场同步信号VS;同理,对行消影信号Horizontal Blank传输行的时钟训练信号CT训练提取出行同步信号HS,由行、场同步信号可以生成图像控制信号;通过对协议中字对应的时钟训练、显示信息的配置、图像数据信号,即Clock Training、Configuration、RGB Data Transmission、Clock Training的训练提取图像的RGB数据;然后将提取的信息送到DDR3暂存模块中,提取并行的RGB及控制数据;

(3)RGB数据DDR3暂存处理

协议解析后得到的RGB数据暂存到DDR3模块中,提取并行的RGB及控制数据,采用到乒乓控制方法对DDR3内存进行分区存储,在乒乓控制中利用“burst”写入数据的思想,每次写入N个数据,写入的数据先存储到先进先出队列FIFO中,当FIFO中的数据量达到了“burst”的数据量,一次性将数据写入存储到DDR3中,从DDR3读取数据的过程,同样采用乒乓控制方法读取DDR3数据,将读取的数据暂存到FIFO中,当FIFO中的数据达到了“burst”的数据量后,输出拼接后的数据,成为DVI‑D信号格式,送到DVI‑D转HDMI接口信号模块中处理;

(4)DVI‑D转HDMI接口信号

由DDR3输出的DVI‑D数据包括RGB图像数据及行、场控制信号送到HDMI转换模块转换成HDMI接口格式的视频信号,HDMI输入信号是RGB信号和图像同步的控制信号,在信号整理模块中,将RGB三路并行信号中,并入图像显示的行、场控制信号和音频信号;送到8B/10B编码模块中,将信号编码成适合在信道中传输的信号;送到并串转换模块中,将并行的10B码串行化,成为HDMI接口的串行差分信号,送到HDMI接口,显示图像信号;

(5)DVI‑D及VGA接口:将DVI‑D信号送到DVI‑D接口上,在屏上显示DVI‑D接口格式图像信号;将DVI‑D信号送到数模转换模块,转换成模拟的图像信号,送到VGA接口上,显示模拟的图像信号;

所述将 CEDS视频格式信号转换成HDMI接口信号的装置包括CEDS视频信号输入模块、CEDS信号放大模块、CEDS信号转DVI‑D信号模块、DDR3暂存模块、HDMI转换模块、HDMI接口模块、DVI‑D接口模块、数模转换模块、VGA接口模块、晶振模块、电源模块;CEDS视频信号输入及放大模块作用是将视频主板输出的CEDS信号传输到转接板,送到CEDS信号放大器,对信号进行放大和阻抗匹配均衡处理;放大器输出信号送到CEDS转DVI‑D信号模块,将CEDS信号格式串行的差分信号转换成并行的DVI‑D信号;并行的DVI‑D信号送到DDR3暂存模块,去掉图像中的噪声信号;DDR3输出的DVI‑D信号送到HDMI转换模块,将并行的DVI‑D信号转换成串行的低压差分TMDS信号,送到HDMI接口上;HDMI接口用于将TMDS信号传输到液晶屏,显示图像信号;同时,为了增加输出信号的兼容性,从DDR3输出的DVI‑D信号再引出两个支路,一路可以送到DVI‑D接口上,在屏上显示DVI‑D接口格式图像信号;另一路将DVI‑D信号送到数模转换模块,转换成模拟的图像信号,送到VGA接口上,显示模拟的图像信号;晶振模块为系统提供工作时钟;电源模块为系统供电。