1.一种逐次逼近型电容检测电路，其特征在于，包括比较选择模块、阶梯计数器模块、电流阵列模块和采样开关；

所述比较选择模块的一个输入端连接充电电流源并通过待测电容接地，另一个输入端连接所述电流阵列模块的输出端；

所述阶梯计数器模块的输入端接入所述比较选择模块的输出端, 具体而言，所述阶梯计数器模块包括第一阶梯计数器和第二阶梯计数器，所述第一阶梯计数器包括上升沿触发器D1、D2、D3、D4和D5，或非门NOR1、NOR2、NOR3、NOR4、NOR5、NOR6、NOR7、NOR8、NOR9、NOR10、NOR11、NOR12、NOR13和NOR14，异或门XOR1、XOR2、XOR3和XOR4，其中，所述上升沿触发器D1、D2、D3、D4和D5的D端和Q非端短接构成异步计数器；或非门NOR1的一个输入端接入所述比较选择模块中，另一个输入端接地，输出端连接上升沿触发器D1的CLK端；所述上升沿触发器D1的Q端输出至或非门NOR2的一个输入端且依次通过或非门NOR13、NOR14以及异或门XOR1输出至电流阵列模块；所述或非门NOR2的输出端连接上升沿触发器D2的CLK端；所述上升沿触发器D2的Q端输出至或非门NOR3的一个输入端且依次通过或非门NOR11、NOR12以及异或门XOR2输出至电流阵列模块；所述或非门NOR3的输出端连接上升沿触发器D3的CLK端；所述上升沿触发器D3的Q端输出至或非门NOR4的一个输入端且依次通过或非门NOR9、NOR10以及异或门XOR3输出至电流阵列模块；所述或非门NOR4的输出端连接上升沿触发器D4的CLK端；

所述上升沿触发器D4的Q端输出至或非门NOR5的一个输入端且依次通过或非门NOR7、NOR8以及异或门XOR4输出至电流阵列模块；所述或非门NOR5的输出端连接所述上升沿触发器D5的CLK端，所述上升沿触发器D5的Q端输出至或非门NOR6的一个输入端，所述或非门NOR6的阶梯计数器的重置信号至所述比较选择模块，并输出至所述异或门XOR1、XOR2、XOR3和XOR4的另一个输入端；所述或非门NOR1至NOR14的另一个输入端接地；所述第二阶梯计数器与所述第一阶梯计数器结构相同；

所述电流阵列模块的输入端连接所述阶梯计数模块的输出端，电流阵列模块的输出端通过所述采样开关之后作为所述逐次逼近型电容检测电路的输出；

所述采样开关还通过采样电容接地。

2.根据权利要求1所述的逐次逼近型电容检测电路，其特征在于，所述比较选择模块包括比较器、计数器D6、与非门NAND1、NAND2、NAND3、NAND4和NAND5和或非门NOR15和NOR16，其中，所述比较器的输入端分别连接所述逐次逼近型电容检测电路的输出以及充电电流源，所述比较器的输出端连接所述计数器D6的D端；所述计数器D6的CLK端接入时钟信号，Q端依次通过与非门NAND1和与非门NAND2输出至阶梯计数器模块，并依次通过或非门NOR15、与非门NAND4和与非门NAND5输出至阶梯计数器模块；所述与非门NAND3的输入端分别接入阶梯计数器的重置信号，输出端连接或非门NOR16的一个输入端，并通过或非门NOR16分别输出至与非门NAND2和与非门NAND5的另一个输入端；所述与非门NAND1的另一个输入端接入是时钟信号，或非门NOR15的另一个输入端、或非门NOR16的另一个输入端接地。

3.根据权利要求2所述的逐次逼近型电容检测电路，其特征在于，所述比较器采用两级开环比较器。

4.根据权利要求1所述的逐次逼近型电容检测电路，其特征在于，所述异或门XOR1、XOR2、XOR3和XOR4的输出端作为第一阶梯计数器的输出端输出四位二进制编码。

5.根据权利要求4所述的逐次逼近型电容检测电路，其特征在于，所述电流阵列模块包括第一电流阵列、第二电流阵列、电源ICC以及充电电阻Rc，所述第一电流阵列的输入端连接第一阶梯计数器的输出端，所述第二电流阵列的输入端连接第二阶梯计数器的输出端；

所述第一电流阵列模块包括电流源I1、I2、I3和I4，限流二极管Dio1、Dio2、Dio3和Dio4，开关SW1、SW2、SW3和SW4；所述第二电流阵列模块包括电流源I5、I6、I7和I8，限流二极管Dio5、Dio6、Dio7和Dio8，开关SW5、SW6、SW7和SW8，其中所述电流源I1和限流二极管Dio1并联、电流源I5和限流二极管Dio5，其电流源I1和限流二极管Dio1组成的并联结构一端连接系统高电平，另一端依次通过开关SW1、开关SW5以及电流源I5和限流二极管Dio5组成的并联结构接地；所述电流源I2和限流二极管Dio2并联、电流源I6和限流二极管Dio6，其电流源I2和限流二极管Dio2组成的并联结构一端连接系统高电平，另一端依次通过开关SW2、开关SW6以及电流源I6限流二极管管Dio6组成的并联结构接地；所述电流源I3和限流二极管Dio3并联、电流源I7和限流二极管Dio7，其电流源I3和限流二极管Dio3组成的并联结构一端连接系统高电平，另一端依次通过开关SW3、开关SW7以及电流源I7和限流二极管Dio7组成的并联结构接地；所述电流源I4和限流二极管Dio4并联、电流源I8和限流二极管Dio8，其电流源I4和限流二极管Dio4组成的并联结构一端连接系统高电平，另一端依次通过开关SW4、开关SW8以及电流源I8和限流二极管Dio8组成的并联结构接地；所述第一阶梯计数器输出的四位二进制码分别输出至开关SW1、SW2、SW3和SW4；所述第二阶梯计数器输出的四位二进制码分别输出至开关SW5、SW6、SW7和SW8；所述电源ICC一端接入系统电源端，另一端通过充电电阻Rc接地。

6.根据权利要求5所述的逐次逼近型电容检测电路，其特征在于，当所述开关SW1至SW8接收到的二进制代码为1时，所对应的开关关断；当接收到的二进制代码为0时，所对应的开关开启并对充电电阻Rc进行充电。

7.根据权利要求6所述的逐次逼近型电容检测电路，其特征在于，所述开关SW1和SW5的中点、开关SW2和S6的中点、开关SW3和SW7的中点、开关SW4和SW8的中点以及电源ICC与充电电阻Rc的中点短接作为所述电流阵列模块的输出。

8.根据权利要求7所述的逐次逼近型电容检测电路，其特征在于，所述电流源I1、I2、I3和I3的电流大小比值以及电流源I5、I6、I7和I8的比值均为1：2：4：8。