1.一种深浅组合肖特基势垒隧道晶体管，包含SOI晶圆的硅衬底(1)，其特征在于：SOI晶圆的硅衬底(1)上方为SOI晶圆的衬底绝缘层(2)，SOI晶圆的衬底绝缘层(2)的上方为单晶硅薄膜a(3)、单晶硅薄膜b(4)、中央金属区(5)和内嵌介质阻挡层(6)；其中，单晶硅薄膜a

16 ‑3

(3)、单晶硅薄膜b(4)为杂质浓度低于10 cm 的单晶硅半导体材料；中央金属区(5)位于单晶硅薄膜a(3)、单晶硅薄膜b(4)之间的底部；中央金属区(5)的左右两侧分别与单晶硅薄膜a(3)和单晶硅薄膜b(4)相互接触；

对于用作N型器件的深浅组合肖特基势垒隧道晶体管，中央金属区(5)分别与单晶硅薄膜a(3)、单晶硅薄膜b(4)的导带形成势垒深度小于0.3电子伏特的浅肖特基势垒，且中央金属区(5)分别与单晶硅薄膜a(3)、单晶硅薄膜b(4)的价带形成势垒深度大于0.6电子伏特的深肖特基势垒；

对于用作P型器件的深浅组合肖特基势垒隧道晶体管，中央金属区(5)分别与单晶硅薄膜a(3)、单晶硅薄膜b(4)的价带形成势垒深度小于0.3电子伏特的浅肖特基势垒，且中央金属区(5)分别与单晶硅薄膜a(3)、单晶硅薄膜b(4)的导带之间形成势垒深度大于0.6电子伏特的深肖特基势垒；

内嵌介质阻挡层(6)位于中央金属区(5)的上方，内嵌介质阻挡层(6)位于单晶硅薄膜a(3)和单晶硅薄膜b(4)之间，内嵌介质阻挡层(6)为绝缘体材料；

绝缘介质阻挡层(7)与单晶硅薄膜a(3)的前后表面和左侧表面的下方区域、单晶硅薄膜b(4)的前后表面和右侧表面的下方区域、内嵌介质阻挡层(6)的前后表面的下方区域，以及中央金属区(5)的前后表面相互接触；

栅电极绝缘层(8)与单晶硅薄膜a(3)的前后表面和左侧表面的上方区域、单晶硅薄膜b(4)的前后表面和右侧表面的上方区域、内嵌介质阻挡层(6)的前后表面的上方区域相互接触；

栅电极(9)由金属材料或多晶硅材料构成，与栅电极绝缘层(8)的前后外侧表面与左右外侧表面相互接触，对栅电极绝缘层(8)形成四面围绕；

源电极(10)由金属材料构成，源电极(10)的下方部分内嵌于单晶硅薄膜a(3)，源电极(10)的下方部分的前后表面及左侧表面与单晶硅薄膜a(3)相互接触；源电极(10)的下方部分的右侧表面与内嵌介质阻挡层(6)相互接触；对于用作N型器件的深浅组合肖特基势垒隧道晶体管，源电极(10)与单晶硅薄膜a(3)的导带形成势垒深度大于0.6电子伏特的深肖特基势垒，且源电极(10)与单晶硅薄膜a(3)的价带形成势垒深度小于0.3电子伏特的浅肖特基势垒；对于用作P型器件的深浅组合肖特基势垒隧道晶体管，源电极(10)与单晶硅薄膜a(3)的导带形成势垒深度小于0.3电子伏特的浅肖特基势垒，且源电极(10)与单晶硅薄膜a(3)的价带形成势垒深度大于0.6电子伏特的浅肖特基势垒；

漏电极(11)由金属材料构成，漏电极(11)的下方部分内嵌于单晶硅薄膜b(4)，漏电极(11)的下方部分的前后表面及右侧表面与单晶硅薄膜b(4)相互接触；漏电极(10)的下方部分的左侧表面与内嵌介质阻挡层(6)相互接触；对于用作N型器件的深浅组合肖特基势垒隧道晶体管，漏电极(11)与单晶硅薄膜b(4)的导带形成势垒深度大于0.6电子伏特的深肖特基势垒，且源电极(10)与单晶硅薄膜a(3)的价带形成势垒深度小于0.3电子伏特的浅肖特基势垒；对于用作P型器件的深浅组合肖特基势垒隧道晶体管，漏电极(11)与单晶硅薄膜b(4)的导带形成势垒深度小于0.3电子伏特的浅肖特基势垒，且漏电极(11)与单晶硅薄膜b(4)的价带形成势垒深度大于0.6电子伏特的浅肖特基势垒；绝缘层(12)位于单晶硅薄膜a(3)、单晶硅薄膜b(4)、内嵌介质阻挡层(6)、栅电极绝缘层(8)和栅电极(9)的上表面的上方，并与源电极(10)的上方的前后左右表面以及漏电极(11)的上方的前后左右表面相互接触。

2.一种如权利要求1所述的深浅组合肖特基势垒隧道晶体管的制造方法，其特征在于：

深浅组合肖特基势垒隧道晶体管的单元在SOI晶圆上的制造工艺步骤如下：

步骤一、提供一个SOI晶圆，最下方为SOI晶圆的硅衬底(1)，SOI晶圆的硅衬底(1)的上面是SOI晶圆的衬底绝缘层(2)，SOI晶圆的衬底绝缘层(2)的上表面为单晶硅薄膜，通过刻蚀工艺将单晶硅薄膜的中央部分刻蚀至露出SOI晶圆的衬底绝缘层(2)，露出的SOI晶圆的衬底绝缘层(2)的左右两侧分别形成单晶硅薄膜a(3)和单晶硅薄膜b(4)；

步骤二、通过淀积工艺淀积金属，再通过平坦化工艺后露出单晶硅薄膜a(3)和单晶硅薄膜b(4)的上表面，初步形成中央金属区(5)，再通过刻蚀工艺刻蚀掉在单晶硅薄膜a(3)和单晶硅薄膜b(4)之间初步形成的中央金属区(5)上方部分，进一步形成中央金属区(5)，再通过淀积工艺淀积绝缘材料，再通过平坦化工艺后露出单晶硅薄膜a(3)和单晶硅薄膜b(4)的上表面，形成内嵌介质阻挡层(6)；

步骤三、通过光刻、刻蚀工艺将SOI晶圆的衬底绝缘层(2)上方的单晶硅薄膜a(3)、单晶硅薄膜b(4)、中央金属区(5)以及内嵌介质阻挡层(6)所形成的长方体的四周部分刻蚀至露出SOI晶圆的衬底绝缘层(2)；

步骤四、在步骤三基础之上，通过淀积工艺淀积绝缘材料，平坦化表面至露出单晶硅薄膜a(3)、和单晶硅薄膜b(4)和内嵌介质阻挡层(6)后，初步形成绝缘介质阻挡层(7)，再通过光刻、刻蚀工艺将初步形成绝缘介质阻挡层(7)的上方部分刻蚀掉至露出单晶硅薄膜a(3)的前后表面以及左侧表面的部分区域，露出单晶硅薄膜b(4)的前后表面以及右侧表面的部分区域，露出内嵌介质阻挡层(6)前后表面的部分区域，进一步形成绝缘介质阻挡层(7)；

步骤五、在步骤四基础之上，通过淀积工艺淀积绝缘材料，再通过平坦化工艺至露出单晶硅薄膜a(3)、和单晶硅薄膜b(4)和内嵌介质阻挡层(6)后，初步形成栅电极绝缘层(8)，再通过光刻、刻蚀工艺去掉初步形成的栅电极绝缘层(8)的四周部分区域至露出步骤四所形成的绝缘介质阻挡层(7)的上表面，进一步形成栅电极绝缘层(8)；

步骤六、通过淀积工艺淀积金属或多晶硅材料，再通过平坦化工艺至露出单晶硅薄膜a(3)、单晶硅薄膜b(4)、内嵌介质阻挡层(6)和栅电极绝缘层(8)的上表面，形成栅电极(9)；

步骤七、通过光刻、刻蚀工艺，刻蚀掉单晶硅薄膜a(3)右侧中央的部分区域，刻蚀掉单晶硅薄膜b(4)左侧中央的部分区域，再通过淀积工艺淀积金属或合金材料，平坦化表面至露出单晶硅薄膜a(3)、和单晶硅薄膜b(4)、内嵌介质阻挡层(6)、栅电极绝缘层(8)和栅电极(9)的上表面，初步形成源电极(10)和漏电极(11)；

步骤八、通过淀积工艺淀积绝缘材料，初步形成绝缘层(12)，再通过刻蚀工艺刻蚀掉步骤七所初步形成的源电极(10)和漏电极(11)上方所对应的初步形成的绝缘层(12)的部分区域至露出步骤七所初步形成的源电极(10)和漏电极(11)的上表面，再通过淀积工艺淀积金属或合金材料，平坦化至露出初步形成的绝缘层(12)，进一步形成源电极(10)、漏电极(11)和绝缘层(12)。