1.一种具有高阈值电压的SiC MOSFET，其特征在于：包括衬底(1)，衬底(1)表面向上外延有耐压外延层(2)，耐压外延层(2)表面向上外延有电流扩展外延层(3)；电流扩展外延层(3)上表面间隔镶嵌有多个第一p阱区(4)，每个第一p阱区(4)中包围有一个第二p阱区(5)，各个第二p阱区(5)镶嵌在电流扩展外延层(3)上表面；每个第一p阱区(4)的结深为0.3μm～

16 ‑3 17 ‑3

0.8μm，杂质浓度为1.0×10 cm ～1.0×10 cm ；

电流扩展外延层(3)内镶嵌有多个第三p阱区(6)，每个第三p阱区(6)完全对应遮蔽一个第二p阱区(5)的下表面；每个第二p阱区(5)的结深与第一p阱区(4)的结深相等；每个第三p阱区(6)的结深为0.1μm～0.5μm；第三p阱区(6)的掺杂浓度大于第一p阱区(4)，第二p阱区(5)的掺杂浓度是第三p阱区(6)与第一p阱区(4)掺杂浓度之和；

每个第二p阱区(5)上表面镶嵌有一个n+源区(7)，每个n+源区(7)的下表面高于所在的

18 ‑3

第二p阱区(5)的下表面；每个n+源区(7)的结深为0.2μm～0.4μm，杂质浓度为1.0×10 cm

19 ‑3

～2.0×10 cm ；

相邻第一p阱区(4)之间的电流扩展外延层(3)上表面，依次间隔镶嵌有一组p+屏蔽区(8)和一个p+发射区(9)；

p+发射区(9)与第一p阱区(4)之间的电流扩展外延层(3)上表面、与p+发射区(9)最近邻的第一p阱区(4)的上表面、靠近p+发射区(9)一侧的第二p阱区(5)的上表面、靠近p+发射区(9)一侧区域的n+源区(7)上表面共同覆盖有栅氧化层(10)；栅氧化层(10)的上方覆盖有多晶硅栅(11)；

栅氧化层(10)侧壁、多晶硅栅(11)侧壁、多晶硅栅(11)上表面边缘共同覆盖有钝化介质层(12)；

没有覆盖栅氧化层(10)及钝化介质层(12)的第一p阱区(4)上表面、第二p阱区(5)上表面、n+源区(7)上表面共同覆盖有源极欧姆接触金属(13)，p+屏蔽区(8)上表面、p+屏蔽区(8)之间的电流扩展外延层(3)的上表面共同覆盖有源极欧姆接触金属(13)；

钝化介质层(12)上表面覆盖有隔离介质层(15)，包裹着多晶硅栅(11)与栅氧化层(10)侧壁但未被源极欧姆接触金属(13)包裹的钝化介质层(12)外侧侧壁也覆盖有隔离介质层(15)，未被隔离介质层(15)覆盖的源极欧姆接触金属(13)的上表面覆盖有源极PAD金属(16)，未被钝化介质层(12)覆盖的多晶硅栅(11)的上表面覆盖有栅极PAD金属(17)；

衬底(1)的下表面覆盖有漏极欧姆接触金属(14)，漏极欧姆接触金属(14)的下表面覆盖有漏极PAD金属(18)。

2.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的衬底(1)

18 ‑3

的材料选用n型的4H‑SiC，厚度为150μm～350μm，施主杂质浓度为1.0×10 cm ～1.0×

19 ‑3

10 cm 。

3.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的耐压外延

14 ‑3 16 ‑3

层(2)选用n型，厚度为4.0μm～40μm，杂质浓度为1.0×10 cm ～3.0×10 cm ；电流扩展外

15 ‑3 17 ‑3

延层(3)选用n型，厚度为0.5μm～5.0μm，杂质浓度为1.0×10 cm ～1.0×10 cm 。

4.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的每组p+屏蔽区(8)的数量为3～11个，3～11个p+屏蔽区(8)依次按照相同的间距排列，其中第一个和最后一个p+屏蔽区(8)分别与最近邻的第一p阱区(4)存在部分交叠；位于相邻第一p阱区(4)之间的p+发射区(9)的数量为1个；

每个p+屏蔽区(8)和p+发射区(9)的结深相同，均为0.2μm～0.7μm，每个p+屏蔽区(8)和

18 ‑3 19 ‑3

p+发射区(9)的杂质浓度相同，均为1.0×10 cm ～2.0×10 cm ，每个p+屏蔽区(8)和p+发射区(9)的宽度不相同，每个p+屏蔽区(8)的宽度为0.5μm～1.0μm，p+发射区(9)的宽度为

1.5μm～15μm；p+发射区(9)与第一p阱区(4)之间存在间距，间距为0.5μm～2.5μm。

5.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的栅氧化层(10)的材料为SiO2，厚度为45nm～75nm；多晶硅栅(11)的厚度为100nm～600nm；钝化介质层(12)的材质为SiO2，厚度为300nm～800nm。

6.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的源极欧姆接触金属(13)的材质为Ti、Ni、W或Al中的一种或两种的组合，厚度为100nm～300nm；漏极欧姆接触金属(14)的材质为Ti、Ni或W中的一种或两种的组合，厚度为100nm～300nm；隔离介质层(15)的材质为SiO2与Si3N4的组合，厚度为200nm～1.0μm。

7.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的源极PAD金属(16)的材质为Al、Cu中的一种或两种的组合，厚度为3.0μm～13.0μm；栅极PAD金属(17)的材质为Al、Cu中的一种或两种的组合，厚度为3.0μm～13.0μm；漏极PAD金属(18)的材质为Ag、Au中的一种或两种的组合，厚度为1.0μm～3.0μm。

8.一种具有高阈值电压的SiC MOSFET的制造方法，其特征在于，按照以下步骤实施：

1)通过物理气相传输法制备n型4H‑SiC的衬底(1)；

2)通过化学气相淀积法在衬底(1)表面向上外延制备耐压外延层(2)；再通过CVD法在耐压外延层(2)上表面外延制备电流扩展外延层(3)；

3)通过CVD法在电流扩展外延层(3)上表面淀积多晶硅掩蔽膜(19)，通过光刻与干法刻蚀法对多晶硅掩蔽膜(19)进行图形化处理，在350～550℃采用注入铝离子方法在电流扩展外延层(3)上表面制造第一p阱区(4)；每个第一p阱区(4)的结深为0.3μm～0.8μm，杂质浓度

16 ‑3 17 ‑3

为1.0×10 cm ～1.0×10 cm ；

4)对多晶硅掩蔽膜(19)氧化处理，多晶硅掩蔽膜(19)横向宽度变宽0.1μm～1.0μm，在

440℃～460℃采用注入铝离子的方法在电流扩展外延层(3)上表面制造第二p阱区(5)与第三p阱区(6)；每个第二p阱区(5)的结深与第一p阱区(4)的结深相等；每个第三p阱区(6)的结深为0.1μm～0.5μm；第三p阱区(6)的掺杂浓度大于第一p阱区(4)，第二p阱区(5)的掺杂浓度是第三p阱区(6)与第一p阱区(4)掺杂浓度之和；

5)再次对多晶硅掩蔽膜(19)氧化处理，多晶硅掩蔽膜(19)横向宽度再次增加0.1μm～

1.0μm，通过常温离子注入氮离子的方法在n第二p阱区(5)上表面制造n+源区(7)；每个n+源

18 ‑3 19 ‑3

区(7)的结深为0.2μm～0.4μm，杂质浓度为1.0×10 cm ～2.0×10 cm ；

6)去除多晶硅掩蔽膜(19)，并淀积二氧化硅掩蔽膜(20)，通过光刻加干法刻蚀的方法对二氧化硅掩蔽膜(20)进行图形化处理，在350℃～550℃采用注入铝离子的方法制造p+屏蔽区(8)和p+发射区(9)；

7)去除多晶硅掩蔽膜(19)，溅射碳膜，在氩气气氛下并且在1500℃～1900℃进行激活退火，牺牲氧化去除碳膜，通过氢氟酸缓冲溶液去除牺牲氧化工艺产生的二氧化硅；

8)通过高温氧化加一氧化氮退火的方法制备栅氧化层(10)，通过CVD法在栅氧化层(10)上表面制造多晶硅栅(11)，通过光刻加干法刻蚀的方法同时对栅氧化层(10)与多晶硅栅(11)进行图形化处理；

9)通过CVD法淀积钝化介质层(12)，通过光刻加刻蚀的方法对钝化介质层(12)进行图形化处理；

10)通过真空蒸镀与剥离工艺在没有覆盖栅氧化层(10)及钝化介质层(12)的第一p阱区(4)上表面、第二p阱区(5)上表面、n+源区(7)上表面，以及p+屏蔽区(8)上表面、p+屏蔽区(8)之间的电流扩展外延层(3)的上表面制造有源极欧姆接触金属(13)；通过真空蒸镀的方法在衬底(1)的下表面制造漏极欧姆接触金属(14)；

11)通过快速热退火工艺对源极欧姆接触金属(13)与漏极欧姆接触金属(14)进行合金化处理，退火后源极欧姆接触金属(13)与第一p阱区(4)、第二p阱区(5)、n+源区(7)、p+屏蔽区(8)及电流扩展外延层(3)之间的电学性质均为欧姆接触性质，漏极欧姆接触金属(14)与衬底(1)之间的电学特性呈欧姆接触性质；

12)通过CVD法结合光刻与刻蚀的方法在钝化介质层(12)上表面制造隔离介质层(15)；

13)通过真空蒸镀法结合湿法刻蚀工艺在未被隔离介质层(15)覆盖的源极欧姆接触金属(13)的上表面制造源极PAD金属(16)，在未被钝化介质层(12)覆盖的多晶硅栅(11)的上表面覆盖有栅极PAD金属(17)；

14)通过真空蒸镀法在漏极欧姆接触金属(14)的下表面制作漏极PAD金属(18)；

最后，通过打点、划片、封装，完成具有高阈值电压的SiC MOSFET的制造。