1.一种CMOS射频接收机的前端电路，其特征在于，包括：第一无源混频器、第二无源混频器、第一跨阻放大器以及第二跨阻放大器；

输入的射频信号由正输入端VRF+和负输入端VRF‑输入；所述正输入端VRF+由第一无源混频器的正输入端VRF1和第二无源混频器的正输入端VRF3相连构成；所述负输入端VRF‑由第一无源混频器的负输入端VRF2与第二无源混频器的负输入端VRF4相连构成；

第一路信号经过第一无源混频器的输入端与输入本振信号LO0和本振信号LO2相乘，得到一个中频的基带差分电流信号；所述第一无源混频器的正输出端Vout7和负输出端Vout8均分别与第一跨阻放大器的正输入端Iin+和负输入端Iin‑相连，第一跨阻放大器的正输出端Vout+和负输出端Vout‑形成第一路信号的差分输出端口VBDI；

第二路信号经过第二无源混频器的输入端与输入本振信号LO1和本振信号LO3相乘，得到一个中频的基带差分电流信号，所述第二无源混频器的正输出端Vout9和负输出端Vout10均分别与第二跨阻放大器的正输入端Iin+和负输入端Iin‑相连，第二跨阻放大器的正输出端Vout+和负输出端Vout‑形成第二路信号的差分输出端口VBDQ；

所述第一跨阻放大器和第二跨阻放大器的结构相同，均是基带TIA单元；

对应第一跨阻放大器的基带TIA单元的正输入端作为第一跨阻放大器的正输入端Iin+；

基带TIA单元的反向输入端作为第一跨阻放大器的负输入端Iin‑；基带TIA单元的正输出端和基带TIA单元的反向输出端形成所述第一路信号的差分输出端口VBDI；

对应第二跨阻放大器的基带TIA单元的正输入端作为第二跨阻放大器的正输入端Iin+；

基带TIA单元的反向输入端作为第二跨阻放大器的负输入端Iin‑；基带TIA单元的正输出端和反向输出端形成所述第二路信号的差分输出端口VBDQ；

所述基带TIA单元包括第一路共栅输入电流镜、第二路共栅输入电流镜、第三路共栅输入电流镜、第四路共栅输入电流镜、前馈放大器以及互补反馈源随器；

所述第一路共栅输入电流镜包括PMOS管M1、PMOS管M2、NMOS管M3、电阻R1、电阻R2、电容C1；

所述第二路共栅输入电流镜包括NMOS管M6、PMOS管M4、NMOS管M5、电阻R5、电阻R6、电容C3；

所述第三路共栅输入电流镜包括PMOS管M7、PMOS管M8、NMOS管M9、电阻R3、电阻R4、电容C2；

所述第四路共栅输入电流镜包括NMOS管M11、PMOS管M10、NMOS管M12、电阻R7、电阻R8、电容C4；

所述PMOS管M1的源端连接有电阻R1的一端，电阻R1的另一端连接有电源电压VDD；所述PMOS管M1的漏端与所述NMOS管M6的漏端连接形成所述基带TIA单元的正输出端；所述PMOS管M1的栅端与PMOS管M2的栅端连接，且PMOS管M2的源端连接有电阻R2的一端，电阻R2的另一端连接有电源电压VDD；所述PMOS管M2的漏端连接有PMOS管M2的栅端和NMOS管M3的漏端；所述NMOS管M6的栅端与NMOS管M5的栅端连接，NMOS管M6的源端连接有电阻R5的一端，电阻R5的另一端接地；所述NMOS管M5的漏端与PMOS管M4的漏端连接和NMOS管M5的栅端连接，且NMOS管M5的源端连接有电阻R6的一端，电阻R6的另一端接地；

所述第一路共栅输入电流镜的NMOS管M3的源端与第二路共栅输入电流镜的PMOS管M4的源端连接，形成所述基带TIA单元的正输入端；所述NMOS管M3的源端与栅端之间通过电容C1连接；所述NMOS管M3的栅端与互补反馈源随器的正输出端Vout4连接；所述PMOS管M4的源端与栅端之间通过电容C3连接，所述电容C3连接PMOS管M4的栅端的一端与所述互补反馈源随器的正输出端Vout5连接；

所述PMOS管M7的源端连接有电阻R4的一端，电阻R4的另一端连接有电源电压VDD；所述PMOS管M7的漏端与所述NMOS管M12的漏端连接形成所述基带TIA单元的反向输出端；所述PMOS管M7的栅端与PMOS管M8的栅端连接，且PMOS管M8的源端连接有电阻R3的一端，电阻R3的另一端连接有电源电压VDD；所述PMOS管M8的漏端连接有NMOS管M9的漏端和PMOS管M8的栅端；所述NMOS管M12的源端连接有电阻R8的一端，电阻R8的另一端接地；所述NMOS管M12的栅端连接NMOS管M11的栅端和NMOS管M11的漏端；所述NMOS管M11的漏端连接有PMOS管M10的漏端，NMOS管M11的源端连接有电阻R7的一端，电阻R7的另一端接地；

所述第三路共栅输入电流镜的NMOS管M9的源端与第四路共栅输入电流镜的PMOS管M10的源端连接，形成所述基带TIA单元的反向输入端；所述NMOS管M9的源端与栅端之间通过电容C2连接；所述NMOS管M9的栅端与互补反馈源随器的负输出端Vout3连接；所述PMOS管M10的源端和栅端之间通过电容C4连接；所述电容C4连接MOS管M10的栅端的一端与所述互补反馈源随器的负输出端Vout6连接；

所述负输入端IIN‑和正输入端IIN+通过电容C7连接，所述电容C7连接正输入端IIN+的一端连接有前馈放大器的正输入端V IN1和电容C8的一端，电容C8的另一端接地；所述电容C7连接有负输入端IIN‑的一端连接有前馈放大器的负输入端V IN2和电容C9的一端，电容C9的另一端接地；所述前馈放大器的正输出端Vout1与互补反馈源随器的正输入端V IN3连接，前馈放大器的负输出端Vout2与互补反馈源随器的负输入端V IN4连接；所述前馈放大器的正输入端V IN1与正输出端Vout1之间通过电容C5连接；所述前馈放大器的负输入端V IN2与负输出端Vout2之间通过电容C6连接。

2.根据权利要求1所述的一种CMOS射频接收机的前端电路，其特征在于，所述前馈放大器包括：PMOS管M13、PMOS管M14、NMOS管M15、NMOS管M16、PMOS管M17、PMOS管M18、NMOS管M19、NMOS管M20、电阻R9、电阻R10以及共模反馈器；

所述PMOS管M13的源端连接有电源电压VDD，PMOS管M13的栅端连接有偏置电压Vb1，PMOS管M13的漏端与PMOS管M14的源端连接；所述PMOS管M14的漏端与NMOS管M15的漏端连接，形成所述前馈放大器的正输出端Vout1；所述PMOS管M14的栅端与NMOS管M15的栅端连接形成所述前馈放大器的正输入端V IN1；所述NMOS管M15的源端连接有NMOS管M16的漏端；所述NMOS管M16的源端接地，栅端连接有偏置电压Vb2；

所述PMOS管M17的源端连接有电源电压VDD，PMOS管M17的栅端连接所述共模反馈器的输出端Vcmfb，PMOS管M17的漏端连接PMOS管M18的源端；所述PMOS管M18的栅端与NMOS管M19的栅端连接形成所述前馈放大器的负输入端V IN2；所述PMOS管M18的漏端与NMOS管M19的漏端连接形成所述前馈放大器的负输出端Vout2；NMOS管M19的源端与NMOS管M20的漏端连接，所述NMOS管M20的栅端与所述共模反馈器的输出端Vcmfb连接，所述NMOS管M20的源端接地；

所述PMOS管M13的漏端和PMOS管M17的漏端连接，PMOS管M14的漏端与PMOS管M18的漏端连接；并在用于连接PMOS管M14的漏端与PMOS管M18的漏端的连接线上连接有电阻R9和电阻R10，电阻R9和电阻R10之间连接所述共模反馈器的负端Vcm1；共模反馈器的正端Vcm2连接有二分之一的电源电压VDD/2；所述NMOS管M15的源端与NMOS管M19的源端连接。

3.根据权利要求1所述的一种CMOS射频接收机的前端电路，其特征在于，所述互补反馈源随器包括：PMOS管M21、PMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25、PMOS管M26、NMOS管M27、NMOS管M28、电阻R11、电阻R12、电阻R13、电阻R14以及电阻RL；

所述PMOS管M21的源端连接电源电压VDD，所述PMOS管M21的漏端与PMOS管M22的源端连接；所述PMOS管M22的漏端与NMOS管M23的漏端连接，所述NMOS管M23的源端与NMOS管M24的漏端连接，所述NMOS管M24的源端接地；所述PMOS管M22的栅端与NMOS管M23的栅端连接形成互补反馈源随器的正输入端V IN3；所述PMOS管M21的栅端与NMOS管M24的栅端相连；且所述PMOS管M21的漏端连接有电阻R11的一端，电阻R11的另一端形成互补反馈源随器的正输出端Vout4；所述NMOS管M23的源端连接有电阻R13的一端，电阻R13的另一端形成互补反馈源随器的正输出端Vout5；

所述PMOS管M25的源端连接电源电压VDD，所述PMOS管M25的漏端与PMOS管M26的源端连接；所述PMOS管M26的漏端与NMOS管M27的漏端连接；所述PMOS管M26的栅端与NMOS管M27的栅端连接，形成所述互补反馈源随器的负输入端V IN4；所述NMOS管M27的源端与NMOS管M28的漏端连接，NMOS管M28的源端接地；且所述NMOS管M27的源端连接有电阻R14的一端，电阻R14的另一端形成所述互补反馈源随器的负输出端Vout6；所述PMOS管M25的漏端连接有电阻R12的一端，电阻R12的另一端形成所述互补反馈源随器的负输出端Vout3；

所述PMOS管M22的漏端通过电阻RL与PMOS管M26的漏端连接；且PMOS管M21的栅端与PMOS管M22的漏端连接，PMOS管M25的栅端与PMOS管M26的漏端连接。

4.根据权利要求1所述的一种CMOS射频接收机的前端电路，其特征在于，所述第一路共栅输入电流镜、第二路共栅输入电流镜、第三路共栅输入电流镜以及第四路共栅输入电流镜均使用相同数值的退化电阻来降价其各自的失真贡献。